[资料]

SuperH体系简介

2014-12-29 16:11:38 3274

0 为移动网络而设计的下一代SH-4A内核，注重处理性能注重实时控制性能的下一代SH-2A内核通过RISC体系结构和简单指令的流水线执行，SuperH族实现了大多数指令的高速执行（1个时钟）。基于对标准的嵌入式应用的指令执行频率的分析结果，所有CPU指令都为16位固定长度，从而实现了较小的ROM容量。频繁使用的指令都为16位固定长度，从而压缩了对象程序的大小并减少了取指令的次数。固定指令长度促进了流水线的高速执行。当连接到32位总线时能够从存储器中同时取两条指令。如果有一个延迟分支指令，就在执行紧跟着该延迟分支指令的指令后立即产生分支。这样当分支产生时可尽量减少流水线的混乱，缩减开销。 SuperH RISC引擎有16个通用寄存器。在标准的控制程序中，这16个寄存器占功能的97%。与32个通用寄存器相比，16个通用寄存器可更快速地进行任务转换 SH7080拥有最新的0.15μm F-ZTAT技术，工作频率最高可达80MHz，在一个周期内指令和数据都能够被存取。（而其他公司内部闪存的工作频率虽然也为80MHz和100MHz，但指令分支时间会产生额外的停止，并且由于数据存取需花费几个周期，因此在某些情况下导致了比较低的性能。）另外，因为内部闪存拥有1M字节（8M位）的庞大存储空间，所以原来存储在外部闪存中的程序现在可存储在内部闪存中，与现有技术相比，其CPU性能可增强10倍或10倍以上。带有内部32位乘法器的SH-2能高速执行DSP功能。通过增加除法指令、位操作和其他指令，提高了运行的性能。在工作频率为160～200MHz时，实现了360MIPS的实时性能。超标量体系结构（5级流水线）最多能使两条指令同时执行。通过为中断采用专门的寄存器组缩短了中断响应时间。通过增加新的指令缩短程序代码长度。 SH-3指令与SH-1和Sh-2指令向上兼容。除此之外，SH-3 DSP为DSP提供了扩展指令。 SH-3/SH3-DSP内置有MMU，并支持多种操作系统。 SH-3/SH3-DSP 拥有庞大的高速缓存空间，它能存储低速的外部存储器数据，无需等待高速CPU内核就可以实现高效处理。混合指令/数据类型 4路联合并行处理 SH-3/SH3-DSP有3个总线结构，能同时访问数据和程序。除此之外，也能在一个时钟周期内执行乘法和累加计算。 SH-4采用超标量体系结构，是高性能的嵌入式RISC处理器。 SH-4扩展了SuperH体系结构，该体系结构作为嵌入式RISC CPU广泛用于多种多媒体设备。 SuperH是一种RISC CPU，具有可提高代码效率的16位固定长指令集，并适用于嵌入式设备。 SH-4继承了16位固定长指令。增加了浮点指令和高速缓存运行指令。SH-4还具有乘法累加指令。 SH-4采用超标量体系结构。处理器中有2条流水线，可并行执行2条指令。超标量体系结构是在同一时钟周期内执行两条或多条指令的技术。采用这种技术的SH-4在一个时钟周期内最大能执行两条指令。其执行时间是单标量体系结构的一半，而性能是它的两倍。通过并行执行浮点运算和数据的装入/存储，可高速进行傅立叶变换和数字过滤处理。因为超标量体系结构可在相对低的频率下实现与单标量体系结构相同的性能，从而降低了功耗和电磁噪声。通过FPU的高速DSP运行 SH-4拥有强大的FPU（浮点单元）在3D 图形中，进行三维坐标的向量变换操作（仿射变换）以变换视角等。通常，仿射变换处理需要4×4矩阵运算。因为SH-4有一条FTRV指令，所以每4个周期可执行一次4×4矩阵运算。在4个时钟周期内执行16次乘法和12次加法。可实现高速运算（1.7GFLOPS/240MHz）通过超标量体系结构能实现对FPU的连续数据传输（32位×16，2组寄存器）。能高速执行乘法累加运算，如FIR过滤器，FFT运算等。 FLOPS：浮点数运算/秒d 使用超标量体系结构可并行执行FPU寄存器文件的“Load/Store by FMOV instruction”（通过FMOV指令装入/存储）和“FPU operation by FTRV instruction” （通过FTRV指令进行FPU运行）当FPU寄存器文件1和FPU寄存器文件2的其中之一与数据高速缓存进行数据传输时，通过切换FPU寄存器文件1和FPU寄存器文件2，运算能继续进行。 [说明] 下图展示了一个矩阵运算的例子首先，把要运算的数据装入寄存器（FPU寄存器文件），然后发行矩阵运算指令FTRV。以下寄存器是相同的。DR8、DR10=FV8 DR12、DR14=FV12 DR4、DR6=FV4 当执行FTRV指令后，运算结果被存储到数据高速缓存中。 MM内置有MMC，支持通用操作系统，如Windows(R)CE、Linux等。 SH-3、SH3-DSP和SH-4都内置有MMU（存储器管理单元）。MMU是用于存储器管理的硬件，包括存储器映像和保护。通过使用MMU，可分别处理逻辑地址空间和物理存储空间，其中逻辑地址空间对于软件（如应用程序等）是可见的。如果应用程序失控，可通过限制应用程序访问的存储空间来减小对系统和操作系统的影响。 * MMU: 存储器管理单元 * Windows是微软在美国和或其他国家的注册商标或商标。 MMU和逻辑空间的概念 MMU把物理存储空间划分成页单元，并把它分配到虚拟地址空间中（映像）。使用此功能可将大于物理存储空间的虚拟逻辑存储空间提供给软件。通过在独立的虚拟地址空间中执行每个应用程序和操作系统，可以增强安全性。 0
举报淘帖0 只看该作者相关推荐 • Arm的DRTM体系结构规范 479 • ARMv8-M体系结构及其程序员模型简介 292 • 了解体系结构 - 介绍 Arm 体系结构 313 • 瑞萨RISC 32MCU Flash SuperH的相关资料推荐 665 • 嵌入式硬件系统与存储体系 718 • Microarchitecture指令集体系结构 1683 • 什么是数据指标体系？如何设计指标体系 1510 • 什么是数据指标体系？如何设计指标体系？ 2042 • ARM体系的CPU体系下有几种工作模式 2545 • ARM SOC体系结构 5429