完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3444
0
已退回5积分
|
|
相关推荐
5个回答
|
|
|
前者受到时钟的采样，所以晚一拍。至于为什么原理图上一样，不好解释了。
|
|
|
|
|
|
板凳 那些年儿ing 发表于 1 秒前 谢谢二楼，可否这么理解： 当输出赋值语句在process里面的时候，输出的变化以时钟的上升沿为触发条件，即以clk上升沿为敏感信号； 当输出赋值语句在process外面的时候，输出的变化有时钟的上升沿和输入信号两个敏感元。 呵呵 不知道我说的对不对。 |
|
|
|
|
|
第一个理解是正确的，第二个理解在process外应该没有敏感的概念，如果在process外部，可能综合出来就是一条连线而已。在process里面应该是受到时序处理中顺序执行的控制，在process外面的话，则两个进程处于并发执行的控制 |
|
|
|
|
|
|
|
|
|
|
|
另外，对于“Process内语句是顺序执行”这句话我一直不太理解， 例如： process（clk） begin if rising_edge (clk) then A<=B; C<=D; E<=F; else null; end if; end process; 这个程序中，综合出来的结果，从硬件上来看应该是并行的，但为什么说是“顺序执行”？难道说“顺序执行”的意思是综合的时候从第一句开始顺序综合？ |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1226 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1027 浏览 0 评论
2292 浏览 1 评论
2008 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2263 浏览 0 评论
1775 浏览 47 评论
6000 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2826
