发 帖  

CORDIC算法实现FFT Verilog编译正确,怎么得到仿真时序图?

2014-11-2 20:03:32  1674

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
2014-11-2 20:03:32   评论 分享淘帖 举报
2 个讨论

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
2014-11-2 20:06:42 评论

举报

2014-11-3 20:52:49 评论

举报

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表