[问答]

fpga编译综合时间过长？

7198

问答对人有帮助，内容完整，我也想知道答案 0 朋友们，xinlinx有没有增量编译的技术，最近做个工程占用了快80%，用了比较多的ip核，每次改一个参数就要重新综合半天，这样调试效率实在太低，我用的是ise13.2，和工具有关系么？ 0
2014-6-14 22:43:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 zqq1234 相关推荐 • Synplify Pro综合时遇到的问题？ 6532 • vivado 2018.1 综合失败且不报错、不生成runme.log日志文件，求大神帮忙 3030 • 多点综合技术面临什么挑战？ 1683 • 运行综合时Vivado崩溃 3967 • 如何大幅缩短FPGA编译时间？ 3749 • 怎么借助物理综合提高FPGA设计效能？ 1656 • 如何使用DCNXT实现物理综合？ 4162 • 脚本执行时间过长时，lua固件重启节点，这个时间是多少？ 411 • ise工程中调用硬宏后，map时出错 13754 • 如何使用基于图形的物理综合加快FPGA设计时序收敛？ 974 1个回答