完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
OrACD capture cis 使用中问题：通过CIS网络抓取功能获得元器件老出错：
如图所示，老提示 cannot place part outside of Capture CIS q求大神指教啊！！！ 
0
|
|
|
相关推荐
|
|
|
· 2014-11-24 19:52:43
|
|
|
|
|
|
|
|
1714 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
75762 浏览 319 评论
5518 浏览 1 评论
31536 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14826 浏览 11 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5975
淘帖
3368
发表评论
赞
回复
