完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
随着FPGA学习深入,有以下问题求高手帮忙
1,复位信号往往高扇出,那复位越少越好,有的就不需要复位,比如分频器的计数,那哪些地方都可以不复位呢? 2,verilog中使用数值判断之类的,使用十进制和二进制表示有没有什么影响? 3,好的状态机写法是,在状态判断的组合逻辑always块中,最好先定义一个初始化状态,case中最好定义一个默认状态,初始化状态是不是必要,定义为全零好还是不定态“x“好呢。 困扰好久了,求解答,谢谢 |
|
相关推荐
3个回答
|
|
来人帮忙啊,怎么没人捏
|
|
|
|
第一个问题:就个人经验,都是设置一个全局复位的。
第二个:没有影响,最终都是以二进制表示,因为硬件描述语言最后生成的是一个数字电路。 第三个:在面向综合语句中,初始化是不必要,但最好初始化,而在面向仿真语句中,初始化是必要的。 |
|
|
|
1.一般正规的大型FPGA设计,绝大部分的寄存器都是需要复位的,关心的是同步还是异步复位的问题。复位是高扇出没有错,但是高扇出并不意味着不能使用。可以用全局buf来解决高扇出的问题,另外保证高复位可以解决时序需求的问题。
2.在电路本质上,没有任何影响,只是在用十进制表示的时候,心里要清楚这个十进制是有多少位,这样才知道两个十进制的比较会不会影响逻辑电路时序。 3.初始化需要与否,不是由语言决定的,也不是由逻辑电路的需求决定的,而是由你的设计思路与设计严谨的思考方法决定的。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1387 浏览 1 评论
467 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2087 浏览 0 评论
527 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
2202 浏览 1 评论
4925 浏览 111 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-11 17:49 , Processed in 0.571214 second(s), Total 74, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191