完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
随着FPGA学习深入，有以下问题求高手帮忙
1，复位信号往往高扇出，那复位越少越好，有的就不需要复位，比如分频器的计数，那哪些地方都可以不复位呢？ 2，verilog中使用数值判断之类的，使用十进制和二进制表示有没有什么影响？ 3，好的状态机写法是，在状态判断的组合逻辑always块中，最好先定义一个初始化状态，case中最好定义一个默认状态，初始化状态是不是必要，定义为全零好还是不定态“x“好呢。 困扰好久了，求解答，谢谢 
0
|
|
相关推荐
3个回答
|
|
|
来人帮忙啊，怎么没人捏
|
|
|
|
|
|
第一个问题：就个人经验，都是设置一个全局复位的。
第二个：没有影响，最终都是以二进制表示，因为硬件描述语言最后生成的是一个数字电路。 第三个：在面向综合语句中，初始化是不必要，但最好初始化，而在面向仿真语句中，初始化是必要的。 |
|
|
|
|
|
1.一般正规的大型FPGA设计，绝大部分的寄存器都是需要复位的，关心的是同步还是异步复位的问题。复位是高扇出没有错，但是高扇出并不意味着不能使用。可以用全局buf来解决高扇出的问题，另外保证高复位可以解决时序需求的问题。
2.在电路本质上，没有任何影响，只是在用十进制表示的时候，心里要清楚这个十进制是有多少位，这样才知道两个十进制的比较会不会影响逻辑电路时序。 3.初始化需要与否，不是由语言决定的，也不是由逻辑电路的需求决定的，而是由你的设计思路与设计严谨的思考方法决定的。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1421 浏览 1 评论
1215 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
1426 浏览 0 评论
913 浏览 0 评论
2229 浏览 0 评论
1432 浏览 35 评论
5616 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3286
评论
淘帖
3868
