完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
刚接触Allegro。我设置了四个层,TOP,GND,POWER,BOTTOM,其中TOP和BOTTOM为正片,GND和POWER为负片。
使用Z-COPY给GND层铺铜。 在TOP层开始走线,然后过孔到GND层走线,但发现这个过孔出现了DRC 错误。查看DRC内容为附图。请教高人为何出现了该DRC,该如何解决?
|
|
相关推荐
2个回答
|
|
唉,有点小失望,貌似发了贴也没人回复。自己顶一下吧。
Allegro是不允许在负片上走线的,因为这样会使走线直接和负片上的铜皮相连,如果非要走有两个方法。 1. 将要走线的内平面层设为正片平面层。 2. 将该内层设为正片走线层,靠手动铺铜。 |
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5339 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78601 浏览 323 评论
5565 浏览 1 评论
32373 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15691 浏览 11 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 15:23 , Processed in 0.689175 second(s), Total 75, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号