完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
备注：我的元器件的封装和焊盘已经建好了
Path 的路径我也设置了 网表也从原理图里面成功的导出了 但就是在PCB Editor里面导入网表失败，下面是提示的错误信息，可是我可以确定我的封装是建好了的呀！！ 希望有高手可以帮助我一下呀！万分感谢啦！ ------ Preparing to read pst files ------ #1 ERROR(24) File not found Packager files not found #2 ERROR(102) Run stopped because errors were detected netrev run on Oct 11 21:13:11 2013 COMPILE 'logic' CHECK_PIN_NAMES OFF CROSS_REFERENCE OFF FEEDBACK OFF INCREMENTAL OFF INTERFACE_TYPE PHYSICAL MAX_ERRORS 500 MERGE_MINIMUM 5 NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|' NET_NAME_LENGTH 24 OVERSIGHTS ON REPLACE_CHECK OFF SINGLE_NODE_NETS ON SPLIT_MINIMUM 0 SUPPRESS 20 WARNINGS ON 2 errors detected No oversight detected No warning detected cpu time 0:00:21 elapsed time 0:00:00 
0
|
|
相关推荐
12 个讨论
|
|
|
把你的封装PCB.LIB文件夹与网表放一个文件夹里，再试试重建新的工程
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
5319 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78554 浏览 323 评论
5564 浏览 1 评论
32356 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15675 浏览 11 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
12534
评论
淘帖
5611
