布线设置

PCB

PCB各层定义：

Mechnical：一般多指板型机械加工尺寸标注层；

Keepoutlayer：定义不能走线、打穿孔或摆零件的区域；

Topoverlayer：表面丝印层；

Bottomoverlayer：地面丝印层，用于绘制PCB元件的外形轮廓、标示符号或者其他文本注释信息；

Toppaste：顶层需要露出铜皮上锡膏的部分；

Bottompaste：底层需要露出铜皮上锡膏的部分；

Topsolder：顶层阻焊层，避免短路；

Bottomsolder：底层阻焊层，针对表面贴装元件；

Drillguide：对不同孔径大小对应表；

Drilldrawing：指孔位图；

Multilayer：多层；

旁路或去耦电容：

在布线时，模拟器件和数字器件都需要这类型的电容；都需要靠近其电源引脚连接一个电容，此电容值通常为0.1mf，系统供电电源侧需要另一类电容，通常此电容值为10mf。

这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚需较短；且要尽量靠近器件（对于0.1mf电容）或供电电源（对于10mf电容）。

在电路板上加旁路或去耦电容，以及这些电容在板上的位置，对于数字和模拟设计来说都属于常识。但有趣的是，其原因却有所不同。

1、在模拟布线设计中，旁路电容通常用于旁路电源上的高频信号；如果不加旁路电容，这些高频信号可能通过电源引脚进入敏感的模拟芯片。

2、一般来说，这些高频信号的频率超出模拟器件抑制高频信号的能力，如果在模拟电路中不使用旁路电容的话，就可能在信号路径上引入噪声，更严重的情况可能引起振动。

进直流电源的开关位置必须加滤波电容，这样滤波效果比较好。

图1所示，在模拟和数字PCB设计中，旁路和去耦电容应尽量靠近器件放置。供电电源的去耦电容应放置在电路板的电源线入口处。所有情况下，这些电容的引脚都应较短。

图1 旁路电容和去耦电容

图2所示（单面板设计），此电路板上，使用不同的路线来布电源线和地线，这种不恰当的配合，电路板的电子元件和线路受电磁干扰的可能性比较大

图2，电源线、地线环路1

图3，电源线、地线2

图3所示，在此单面板中，到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰（EMI）的可能性降低了687/12.6或者近55倍。

对于控制器和处理器这样的数字器件，同样需要去耦电容，但原因不同，这些电容的一个功能是用作“微型”电荷库，执行门状态的切换通常需要很大的电流，由于开关时芯片上产生开关瞬时电流并流经电路板，有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷，会造成电源电压发生很大的变化。电压变化较大，会导致数字信号电平进入不确定状态，并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化，电路板走线存在寄生电感，可采用如下计算公式计算电压的变化：

V=Ldl/dt

其中V=电压的变化；L=电路板走线感抗；dl=流经走线的电流变化；dt=电流变化的时间

因此，基于做种原因，在供电电源处或有源器件的电源引脚处加旁路（或去耦）电容是较好的做法。

电源线和地线要布在一起。

电源线盒地线的位置良好配合，可以降低电磁干扰的可能性。如果电源线和地线配合不当，会设计出系统环路，并可能产生噪声，电源线和地线配合不当的实例如图2所示。

如果采用图3所示方法，电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。

PCB设计线宽和电流关系：（铜箔的厚度是1OZ单位盎司）

PCB线宽与电流关系	10℃	20℃	30℃
0.010（10mil）	1A	1.2A	1.5A

印制电路板基本设计原则：

1、抗干扰设计原则

1.1 电源线的设计；

1、选择合适的电源

2、尽量加宽电源线

3、保证电源线、地线走向与数据传输方向一致

4、使用抗干扰元器件

5、电源入口添加去耦电容

1.2 地线设计

1、模拟地和数字地严格分开

2、尽量采用单点接地

3、尽量加宽地线（3倍允许于最大电流）

4、将敏感电路连接到稳定的接地参考源

5、对PCB进行分区设计，把高带宽的噪声电路与低频电路分开

6、尽量减少接地环路的面积（降低感应噪声）

1.3 元器件配置

1、不要有过长的平行信号线

2、保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近，同时远离其它低频器件

3、元器件应该围绕核心器件进行配置，尽量减少引线长度

4、对PCB板进行分区布局

5、考虑PCB板在机箱中的位置和方向

6、缩短高频元器件间的引线

1.4 去耦电容的配置

1、每10个集成电路（IC电路）要加一片充放电电容（10uF左右）

2、引线式电容用于低频，贴片式电容用于高频

3、每个集成芯片要布置一个0.1uf的电容

4、对抗噪声能力弱、关断时电源变化大的器件要加高频去耦电容（如带有RAM和ROM的集成芯片）

5、电容之间不要共用过孔

6、去耦电容引线不能太长（引线太长的话，去耦电容的作用就不大了，所以要尽量紧贴集成电路元件）（集成电路的电源和地之间加一个去耦电容，作用在于：1作为集成电路的储能电容，2旁路掉器件的高频噪声）

1.5 降低噪声和电磁干扰的原则

1、尽量采用45°折线而不是90°折线（减少高频信号对外的发射和耦合，90°信号线很容易将信号发射出去了）

2、用串联电阻的方法来降低电路信号边沿的跳变速率（控制电路信号高低电平跳变速率非常高的时候，加串联电阻，也可以吸收接收端的反射）

3、石英晶振的外壳要接地（石英晶振下面最好不要走线，因为石英是一个高频信号比较多的地方，容易对周围的电路信号造成干扰）

4、闲置不用的门电路输出端不要悬空（限制不用的运放正输入端接地，负输入端接输出端）

5、时钟线垂直于IO线时干扰小

6、尽量让时钟线周围的电动势趋于0

7、 IO驱动电路尽量靠近PCB的边缘

8、任何信号不要形成回路（如果实在不可避免形成环路，应该减少环路的面积）

9、对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略

10、通常功率线、交流线尽量布置在和信号线不同的板子上

1.6 其他相关的设计原则

1、 CMOS的未使用引脚要通过电阻接地或接电源（CMOS的输入阻抗比较高，针对CMOS芯片，对没使用的引脚要给定一个确定的电平，而悬空时很危险地）

2、用RC电路来吸收继电器等元件的放电电流（PCB板上设计有接触器，继电器，按钮等器件，操作时会产生较大的火花放电，RC电路来吸收放电电流）

3、总线上加10K的上拉电阻有助于抗干扰（主要针对印制板上的数据总线、控制总线和地址总线加上拉电阻，抗干扰）

4、采用全译码有更好的抗干扰性（针对线译码来说的）

5、元器件不用引脚通过10K电阻接电源

6、总线尽量短，尽量保持一样的长度（控制、地址、数据总线，这样并行的信号就能同时到达指定的接口端）

7、两层之间的布线尽量垂直（针对双面板，减少信号耦合）

8、发热元器件尽量避开敏感元件

1.7 设计

2、热设计原则

3、抗振设计原则

4、可测试性设计原则

原理图电气法则测试检查常见错误归类：

1、绘图错误；

2、句法错误（有连接关系图件间的网络标示名不一致）

3、库元件错误（主要是自己建立的元件库里面引脚放置不正确）

4、设计错误

放置PCB布线符号（原理图中），相当于对某些有特殊要求的走线提前进行印制电路板布线设置place—directives—PCB layout

几种特殊报表的使用：

1、将原理图信息导出到电子表格（edit—export to spread）,也可用于元件封装形式的遗漏检查

2、输出元件清单（用于购买元器件）reports—bill of material

典型元件的名称和封装（原理图元件库）：

1、电阻：名字res AXIAL-0.3——AXIAL-1.0；

2、电容：cap无极性电容 RAD-0.1——RAD-0.4；electro1电解电容 RB-.2/.4；RB-.5/1.0；

3、电位器：pot VR-1——VR-5；

4、二极管：diode diode-0.4（分类较多）

5、三极管：NPN PNP 封装TO92A(普通三极管)

6、单排多针插座：CON1 封装SIP-20;

7、双列直插元件： DIP40

8、 232串口封装 DB9

Mr.Neo · 2013-9-18 10:24:09

路过~顶一下~~~~~~~~~~~~~~

赵春光 · 2017-3-1 16:47:04

不错，过来看看，学习学习。

搜索历史

布线设置

相关推荐

2 条评论

评论

精选推荐

站长推荐 /6