完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
22681
|
刚装几天ISE和Modelsim SE，仿真从来没成功过。波形图中显示输入的变量全为高阻，输出变量当然就没有值全为红线。
下面是Transcript中的最后几行，大家看看这显示什么问题,谢谢了! # Top level modules: # glbl # vsim -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -lib work -voptargs="+acc" -t 1ps work.top glbl # ** Note: (vsim-3812) Design is being optimized... # # Loading work.top(fast) # Loading work.glbl(fast) # .main_pane.wave.interior.cs.body.pw.wf # .main_pane.structure.interior.cs.body.struct # .main_pane.objects.interior.cs.body.tree VSIM2> 
0
|
|
相关推荐
29个回答
|
|
|
xilinx FPGA设计必须用modelsim进行波形仿真吗，ＩＳＥ不是也有波形仿真功能吗
|
|
|
2013-8-22 09:33:52
评论
|
|
|
ise有自带的仿真，我不太喜欢用，因为之前一直用modelsim。 |
|
|
|
|
|
我原来用quartusII软件仿真时，就用波形仿真器。现在刚装了ISE不长时间，还是刚接触Modelsim。还需要学习
|
|
|
2013-8-27 16:37:16
评论
|
|
|
楼主求教，我的分频模块仿真还是不行，同样的问题，输入可以，输出为X态 |
|
|
|
|
|
仿真前要把测试文本（testbench）设为顶层文件 |
|
|
|
|
|
不错，下载下来看看。。。
|
|
|
2013-12-19 09:10:50
评论
|
|
 我也遇到这个问题，求教怎样解决，我用的是14.7的版本需要将testbench设为顶层？但是右键打开的菜单，set as top module 的选项无法选择，是这样设吗？ 仿真就没成功过，用自带的Isim，求教楼主，不胜感激... |
|
|
|
|
|
我也是仿真不出来，输入如果用std_logic的类型就一直是高阻态，要是换成bit类型就变成输出全为0，没有变化，怎么解决呢？ |
|
|
|
|
|
你仿真的问题解决了吗？可以告诉我方法吗？我现在也遇到这样的问题 |
|
|
|
|
|
如果是其中一个模块，就添加到一个新的工程呗，编写testbench，肯定可以的！ |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1779 浏览 1 评论
1518 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
1735 浏览 0 评论
954 浏览 0 评论
2525 浏览 0 评论
1558 浏览 38 评论
5791 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
12720
