完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
23387
|
刚装几天ISE和Modelsim SE，仿真从来没成功过。波形图中显示输入的变量全为高阻，输出变量当然就没有值全为红线。
下面是Transcript中的最后几行，大家看看这显示什么问题,谢谢了! # Top level modules: # glbl # vsim -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -lib work -voptargs="+acc" -t 1ps work.top glbl # ** Note: (vsim-3812) Design is being optimized... # # Loading work.top(fast) # Loading work.glbl(fast) # .main_pane.wave.interior.cs.body.pw.wf # .main_pane.structure.interior.cs.body.struct # .main_pane.objects.interior.cs.body.tree VSIM2> 
0
|
|
相关推荐
29个回答
|
|
|
是不是没初始化赋值啊？ 所以不能判断状态就都高阻了？ 建议你重新检查下测试文本
|
|
|
|
|
|
我代码是个分频，以前做的在Quarts II上用Modelsim Altera仿真没问题，仿真文件应该没问题 |
|
|
|
|
|
建议你把测试文件和代码贴一下 Transcript是没问题的
|
|
|
|
|
|
这是测试文本
module test; // Inputs reg clk; reg reset; // Outputs wire clk11; top uut ( .clk(clk), .reset(reset), .clk11(clk11) ); initial begin clk=1'b1; forever #25 clk=~clk; end initial begin reset=1'b0; #50 reset=1'b1; end endmodule |
|
|
|
|
|
两个……initial……
initial begin clk=1'b1; reset=1'b0; #50 reset=1'b1; end always #25 clk=~clk; 你改成这样试试？ |
|
|
|
|
|
还是高阻。应该不是测试文本的问题，我在Quartus上用过，编译没错仿真也能出正确波形。 现在我怀疑是不是软件设置的问题，毕竟是刚上手 |
|
|
|
|
|
也有可能…… 找个范例看看吧……
|
|
|
|
|
|
总觉得好像就没有运行起来的样子 是不是没设置执行时间？
|
|
|
|
|
|
这是代码，11分频，占空比不是50%
`timescale 1ns / 1ps module test (clk,reset,clk11); input clk,reset; output clk11; reg [3:0]i; reg clk11; always @( posedge clk) begin if(!reset) begin i<=4'b0; clk11<=0; end else if(i==4'd5) begin clk11<=~clk11; i<=i+4'b1; end else if(i==4'd10) begin i<=4'b0; clk11<=~clk11; end else i<=i+4'b1; end endmodule |
|
|
|
|
|
程序没啥错误……估计还是配置有问题吧 你好好看看
|
|
|
|
|
|
|
|
|
|
|
你看看Transcript 里有没有 一般有命令的应该
|
|
|
|
|
|
这是在Quartus用Modelsim Altera仿真的，我标出来的红色字体是在ISE Modelsim SE仿真时没有的，能看出是啥问题吗 # Top level modules: # test_vlg_tst # # vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneii_ver -L rtl_work -L work -voptargs="+acc" test_vlg_tst # vsim -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneii_ver -L rtl_work -L work -voptargs="+acc" -t 1ps test_vlg_tst # Loading work.test_vlg_tst # Loading work.test # # add wave * # view structure # .main_pane.structure.interior.cs.body.struct # view signals # .main_pane.objects.interior.cs.body.tree # run -all |
|
|
|
|
|
|
|
|
|
|
|
谢谢你这么热心！ 我刚才用他自带的Isim来仿真，也是高阻，问题在ISE，看来跟 Modelsim SE没关系。彻底崩溃了，还是用QuartusII比较方便。 我实验室用的电脑上QuartusII和ISE都能用Modelsim Altera仿真，这是一位刚毕业的师兄搭建的开发环境。后来被我一弄，ISE不能用它仿真了。 |
|
|
|
|
|
呵呵 多操作操作熟悉了就知道怎么改了~ 其实软件还是比较简单的
|
|
|
|
|
|
仿出来了，真高兴。 我的ISE是14.2的，顶层文件都得自己手输入。写代码是设的顶层模块和测试文件不同
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
13293
看吧 多操作就能找到错误了~
