完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
夏宇闻数字逻辑设计.pdf
3.17 MB , 下载次数: 161
只看该作者
举报
发布
FPGA做深度学习能走多远?
837 浏览 0 评论
奇怪的CPLD问题:能下载,不工作
1623 浏览 0 评论
写 Verilog 如何做到心中有电路?
447 浏览 0 评论
怎么样提高verilog代码编写水平?
618 浏览 0 评论
FPGA Verilog HDL代码如何debug?
638 浏览 0 评论
高速总线背板设计
1207 浏览 23 评论
新技术VPX VME64总线介绍
5448 浏览 113 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-1 02:08 , Processed in 0.663121 second(s), Total 56, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com