分频器的verilog HDL描述

偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。

module div_6(

input i_clk,

input i_rst_n,

output reg o_clk

);

// log2(6) = 2.5850 <= 3

reg [2:0] cnt;

// 6 bit counter: 0 ~ 5

// 5 = 6 - 1

always @ (posedge i_clk,negedge i_rst_n)

begin

if (!i_rst_n)

cnt <= 0;

else

begin

if (cnt == 5)

cnt<= 0;

else

cnt<= cnt + 1'b1;

end

// 0 ~ 2 ->1

// 2 ~ 5 -> 0

// 2 = 6>>1 - 1

// 5 = 6 - 1

always @ (posedge i_clk,negedge i_rst_n)

begin

if (!i_rst_n)

o_clk <= 0;

else

begin

if (cnt <=2)

o_clk<= 1;

else

o_clk<= 0;

end

endmodule

奇数倍分频：归类为一般的方法为：对于实现占空比为50%的N倍奇数分频，首先进行上升沿触发进行模N计数，计数从零开始，到（N－1）/2进行输出时钟翻转，然后经过（N-1）/2再次进行翻转得到一个占空比非50%奇数n分频时钟。再者同时进行下降沿触发的模N计数，到和上升沿过（N-1）/2时，输出时钟再次翻转生成占空比非50%的奇数n分频时钟。两个占空比非50%的n分频时钟相与运算，得到占空比为50%的奇数n分频时钟。

module div_3(

input i_clk,

input i_rst_n,

output o_clk

);

// log2(3) = 1.5850 <= 2

reg [1:0]cnt_p; // 上升沿计数子

// 3位上升沿计数器: 0 ~ 2

// 2 = 3 - 1

always @ (posedge i_clk,negedge i_rst_n)

begin

if (!i_rst_n)

cnt_p <= 0;

else

begin

if (cnt_p ==2)

cnt_p<= 0;

else

cnt_p<= cnt_p + 1'b1;

end

// log2(3) = 1.5850 <= 2

reg [1:0]cnt_n; // 下降沿计数子

// 3位下降沿计数器: 0 ~ 2

// 2 = 3 - 1

always @ (negedge i_clk,negedge i_rst_n)

begin

if (!i_rst_n)

cnt_n <= 0;

else

begin

if (cnt_n ==2)

cnt_n<= 0;

else

cnt_n<= cnt_n + 1'b1;

end

reg o_clk_p; // 上升沿时钟输出寄存器

// 输出上升沿时钟

// 0 ~ 1 ↑-> 1

// (1+1) ~ 2 ↑-> 0

// 1 = 3>>1

// 2 = 3 - 1

always @ (posedge i_clk,negedge i_rst_n)

begin

if (!i_rst_n)

o_clk_p <= 0;

else

begin

if (cnt_p<=1) // 1 = 3>>1

o_clk_p<= 1;

else

o_clk_p<= 0;

end

reg o_clk_n; // 下降沿时钟输出寄存器

// 输出下降沿时钟

// 0 ~ 1↓-> 1

// (1+1) ~ 2 ↓-> 0

// 1 = 3>>1

// 2 = 3 - 1

always @ (negedge i_clk,negedge i_rst_n)

begin

if (!i_rst_n)

o_clk_n <= 0;

else

begin

if (cnt_n<=1) // 1 = 3>>1

o_clk_n<= 1;

else

o_clk_n<= 0;

end

assign o_clk = o_clk_n &o_clk_p; // 按位与(作用:掩码)

endmodule

海牛 · 2013-5-25 14:38:59

顶顶顶顶顶顶顶顶顶顶得得得

qiusuo321 · 2013-5-27 18:53:03

代码写的很不错啊

2013-5-27 18:57:31

风格很不错，支持源代码开放学习！

╳灬-7℃の淚 · 2013-5-28 10:43:23

感谢楼主分享，学习了

搜索历史

分频器的verilog HDL描述

相关推荐

4 条评论

评论

精选推荐

热门帖

站长推荐 /6