[问答]

用verilog实现一个单脉冲，求大神帮忙

问答对人有帮助，内容完整，我也想知道答案 0 module jtag(clkin,clk_out); input clkin; output clk_out; reg clk_out; reg tmp; reg[7:0] cout=8'b0; always @(posedge clkin) begin cout<=cout+1'b1; if(cout<=8'b100) tmp<=1'b0; else if(cout<8'b10001) tmp<=1'b1; else tmp<=1'b0; clk_out<=tmp; end endmodule 编译提示Error: Can't fit 35 registers in device，我用的是macrocells为32的芯片，但换做64的编译就可以通过。求大神提示，或者大神有什么好的方法也可以赐教 0
2013-4-15 22:07:45　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 gaoshou345 相关推荐 • FPGA开发中按键消抖与单脉冲发生器电路原理是什么 1640 • 产生单脉冲输出的程序框图，求大神们帮帮忙 2204 • 如何用verilog求sinx值 7246 • proteus有没有单脉冲发生器，没有的话怎么设计一个呢？ 26659 • 10分拜谢！求一个单脉冲方波信号发生器的电路图 9024 • 如何用STM32F0产生一定数量不同占空比的单脉冲信号呢 1990 • 求大神帮忙，labview如何不断产生高斯脉冲对信号？ 2993 • 急急急！！！各位大神帮帮忙！怎么用Verilog控制DDS芯片AD9852 4469 • 如何配置STM8S003F单片机，才能实现边沿触发PWM模式的单脉冲输出？ 3533 • 急急急急求用Verilog HDL编写的DDS正弦信号发生器！ 5155