摘要 现代高频器件所消耗的电量大约有一半是静态电量-漏电与频率无关,但与电压水平相关,另一半则是动态电量-基于系统负载,从而与频率相关。由于频率与电压水平密切相关,因此需要较高的电压水平来驱动频率;一般的概念是利用 DVFS-动态电压和频率调节。也就是说,当系统负载较低时,频率被降低,从而可降低电压。然而,这种方法只能节省一定的电量,对负载变化的反应速度较慢,因此也需要更复杂的系统/板卡解决方案,以不断适应功率和频率。 片上系统尤其是多核器件的优势在于能够完全打开和关闭器件的组成部件,以匹配系统负载。由于在器件内部便可完成上述操作,因此不需要如此复杂的外部电路。然而,在器件内打开和关闭部件过去是一个缓慢的过程,因此不可行,现在这种情况正在发生改变。 通过新一代高端多核器件,飞思卡尔推出了 SRPG(状态保持电源门控)概念。这种技术在掉电时不把模块状态存储到外部存储器,而是允许每个触发器保存自己的状态。因此,整个内核、内核子集或其他功能块可即时打开和关闭。 这推出了一个新的非常有效的执行概念,内核只在需要时才运行,然后只在可能需要时执行单元。 本文简要介绍了现代高端电源管理,以及这种技术如何与工艺技术和设备设计相关。然后展示了如何通过利用 SRPG 进一步改进新一代多核器件,以及设备负载水平感知等其他 SoC 技术自动打开和关闭内核。 引言 随着半导体器件变得更加强大,因此可能消耗大量的电力,电源管理已经成为一个越来越重要的主题。与十年前相比,频率的竞赛已经导致事实上的电源上限和通用的高频。此外,多核和集成度的提高产生了功能非常强大的器件,使功耗管理变得至关重要。在手机等手持设备领域也如此,此类设备应在高性能激活状态和低功耗的待机状态之间进行切换。但在服务器中心也如此,在服务器中心每个区域和/或瓦的性能的重要性日益增加。散热和功耗以及空间等成本比单个器件的最大性能更加重要。多核如今已成为现实,在两个中等性能的器件之间分割应用与在高性能器件之间分割的难易程度相当。基本物理通常为两个中等性能的器件比高端器件提供更高的每瓦和每面积汇聚性能,假定应用可正确地在内核/器件之间进行分割。 在这里,我们将展示现代半导体器件的功耗的基本属性,然后介绍了可包含在设备设计中用于降低功耗的被动节电功能,这些都很容易理解,但通常不要求软件具体使用它们。然后,我们将讨论需要软件与硬件合作以充分利用的主动节电功能。最后将介绍飞思卡尔 QorIQ 器件提供的功耗模式以及它们所利用的功能。 。。。。。。。。。。。。。。
剩余全文及更多文章,欢迎下载电子发烧友《电源技术特刊》浏览:
https://www.elecfans.com/tt/act2013/dytk/
|