完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3679
|
这个代码是我在夏老师的Verilog HDL教程上看到的一个关于序列检测器的验证代码:
'timescale 1ns/1ns module t; reg clk,rst; reg [23:0] data; wire z,x; assign x=data[23]; initial begin clk<=0; rst<=1; #2 rst<=0; #30 rst<=1; //复位信号 data='b1100_1001_0000_1001_0100; //码流数据 end always #10 clk=~clk; //时钟信号 always @(posedge clk) //移位输出码流 data={data[22:0],data[23]}; .............（后面略去了） always @(posedge clk) //移位输出码流 data={data[22:0],data[23]}; 我想问的就是这两句是怎么实现将码移位输出的 
0
|
|
相关推荐
3个回答
|
|
|
data={data[22:0],data[23]}每执行一次这个指令左边第23位数据会移动到右边第0位数据后边,这样就实现了循环移位.
|
|
|
|
|
ytphrx 发表于 2012-9-9 22:28 原来如此 |
|
|
|
|
|
大括号的妙用，呵呵
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
230 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
378 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1509 浏览 0 评论
935 浏览 0 评论
876 浏览 0 评论
4429 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1919
