发帖

[经验]

8位移位相加乘法器

2012-8-10 17:57:31

3542

1

8位移位相加乘法器.doc (137 KB, 下载次数: 2 )

8位移位相加乘法器

8位加法器

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

entity adder8b is

port(cin:in std_logic;

a,b:in std_logic_vector(7 downto 0);

s:out std_logic_vector(7 downto 0);

cout:out std_logic);

end adder8b;

architecture behav of adder8b is

signal sint,aa,bb:std_logic_vector(8 downto 0);

begin

aa<='0'&a;

bb<='0'&b;

sint<=aa+bb+cin;

s<=sint(7 downto 0);

cout<=sint(8);

end behav;

一位乘法器

library ieee;

use ieee.std_logic_1164.all;

entity andarith is

port(abin:in std_logic;

din:in std_logic_vector(7 downto 0);

dout:out std_logic_vector(7 downto 0));

end andarith;

architecture behav of andarith is

begin

process(abin,din)

begin

for i in 0 to 7 loop

dout(i)<=din(i) and abin;

end loop;

end process;

end behav;

16位锁存器、右移寄存器

library ieee;

use ieee.std_logic_1164.all;

entity reg16b is

port(clk,clr:in std_logic;

d:in std_logic_vector(8 downto 0);

q:out std_logic_vector(15 downto 0));

end reg16b;

architecture behav of reg16b is

signal r16s:std_logic_vector(15 downto 0);

begin

process(clk,clr) begin

if clr='1' then

r16s<="0000000000000000";

elsif clk'event and clk='1' then

r16s(6 downto 0)<=r16s(7 downto 1);

r16s(15 downto 7)<=d;

end if;

end process;

q<=r16s;

end behav;

8位右移寄存器

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

entity sreg8b is

port(clk,load:in std_logic;

din:in std_logic_vector(7 downto 0);

qb:out std_logic);

end sreg8b;

architecture behav of sreg8b is

signal reg8:std_logic_vector(7 downto 0);

begin

process(clk,load)

begin

if clk'event and clk='1' then

if load='1' then

reg8<=din;

else

reg8(6 downto 0)<=reg8(7 downto 1);

end if;

end if;

end process;

qb<=reg8(0);

end behav;

通过以上程序产生各自封装构成的8位移位相加乘法器

只看该作者 淘帖0 举报

相关推荐

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

764 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

974 浏览 0 评论
FPGA做深度学习能走多远？

863 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

1849 浏览 0 评论
写 Verilog 如何做到心中有电路？

474 浏览 0 评论

热门帖

高速总线背板设计

1280 浏览 28 评论
新技术VPX VME64总线介绍

5467 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /7

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航