完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
各位专家,请问下AD9780的差分时钟244M时输出DCOP和DCON的幅度,不接负载时,波形为1.2V偏置,400mv的峰峰值,把这个信号接上到FPGA时,偏置还是1.2v,峰峰值降到不到100mV,输出的时钟频率越高,峰峰值越小,请问这个正常吗,FPGA需要用这个时钟采样数据发送给AD9780,导致输出不稳定,有时候EVM会恶化很明显,请问这个是什么原因导致,有解决办法吗?
|
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
97 浏览 0 评论
734 浏览 1 评论
715 浏览 1 评论
电路小知识 | 交流电路复数的基础知识以及相位差和电抗的计算
571 浏览 0 评论
1766 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 05:27 , Processed in 0.514618 second(s), Total 72, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号