[资料]

用于缓解高速缓存推测漏洞的固件接口

2023-8-25 07:36:27 246

0 CVE-2017-5715，也称为Spectre Variant 2，是某些ARM CPU设计中的漏洞，允许攻击者控制受害者执行上下文中的推测执行流，并泄露攻击者在体系结构上无法访问的数据。在受影响的ARM CPU上，建议的缓解措施包括在转换到需要保护以前的执行上下文的执行上下文时，使部分或全部分支预测器缓存失效。有关术语执行上下文的定义，请参见第1.2节。 CVE-2018-3639，也称为变体4，是某些ARM CPU设计中的漏洞，可能允许对内存位置的推测性读取在最近一次写入该内存位置之前读取数据值。推测性读取的数据可能是攻击者控制的，并被转发到以后的推测性访问，这可能会泄露在体系结构上不可访问的数据。在受影响的ARM CPU上，建议的缓解措施包括在CPU初始化期间永久禁用读取绕过写入(包括推测性读取)，或根据需要保护的软件的要求动态禁用。有关这些漏洞和相关漏洞的更多信息，请参阅ARM安全更新网站提供的材料[1]。实现这种软件缓解的机制是特定于CPU实现的，并且并不总是可以由在EL1或EL2运行的软件访问。本规范定义了受影响CPU的系统上的固件应提供的其他服务，使操作系统和管理程序软件能够针对这些漏洞应用适当的解决方法，并发现这些固件服务的存在。这些接口被指定为SMC呼叫约定(SMCCC)[3]和电源状态协调接口(PSCI)[4]的扩展，以确保受影响的CPU的标准接口。本文档中描述的接口和建议的使用模式将合并到SMCCC和PSCI规范的未来版本中。 ARM Trusted Firmware[5]提供了此功能的参考实现，该功能在此固件的默认配置中启用 0 减轻缓冲投机脆弱性的硬软件接口v1.4.pdf 765 Bytes , 下载次数: 0
举报淘帖0 只看该作者相关推荐 • 高速缓存Cache介绍 311 • Spectre和Meltdown的利用漏洞的软件影响和缓解措施 254 • 推测性处理器漏洞常见问题 219 • ARM是否有必要更改表条目的数据高速缓存刷新的任何内容 1701 • 高速缓存(cache)的工作原理是什么？高速缓存可分为哪几类 2265 • 怎样去实现一种基于DSP和ADC技术高速缓存和海量缓存？ 1641 • 怎么利用异步FIFO和PLL结构来实现高速缓存? 1395 • 高速缓存/海量缓存的设计实现 1378 • MRAM高速缓存的组成 1946 • linux的高速缓存DNS怎么设置 1441