完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
51100
|
16.3版本在规则设置里面就可以 ，但要把库放好，可以一种网络用多种孔，该网络的话一般是硬件工程师去改，在原理图里面该 在到PCB设计是重新导 网表。
|
|
|
|
|
|
我也是在学习allegro的。
|
|
|
|
|
|
到底怎么办，还是不知道~~
|
|
|
|
|
|
如何添加过孔就太简单了，如果你的编辑器是allegro pcb designer (貌似allegro pcb si gxl不行，没细研究)，菜单place ->via array->在option中设置好pattern，点击放置位置即可批量放置via。
重点：allegro批量给via加上gnd等net属性的方法 方法一: 1。铺上死铜。 2。死铜加gnd net属性 3。将死铜变更为活铜 方法二: 直接复制Via往动态铜GND网络上一放就可以 或者Move Via到动态铜GND网络 要想单独拉出来一个GND网络属性的via 也可以复制Via，选中Retain net of via也可以了 我解释一下，其中方法二很简单，最常用，你先把那些via移到（move命令）一个空白地方，这时这些via会消失所有的网络属性，然后再把这些via移到你想要的目的地（必须是动态铜皮），此时目的地的网络会自动识别这些via并赋给这些via网络属性。 说白了你先移开这些via，再移到你想要的任何网络地，网络都会自动识别并添加上去。。。 原文有图片，这里不让发链接，打字好累。。。 |
|
|
2016-11-4 16:24:00
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
2728 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
76775 浏览 320 评论
5538 浏览 1 评论
31832 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15157 浏览 11 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
8404
