i.MX 8M Nano UltraLite Quad LPDDR4校准失败的原因？

您好，我有一块使用 i.MX 8M Nano UltraLite Quad (MIMX8MN5DVPIZAA) 和 16Gbit LPDDR4 (Micron MT53E1G16D1FW-046 WT:A) 的定制板。
我之前有一个使用 i.MX 8M Nano QuadLite (MIMX8MN5DVTJZAA) 和 8Gbit LPDDR4 (Micron MT53D512M16D1DS-046 AAT:D) 的工作定制板，我将其用作设计的起点。
使用 mscale_ddr_tool_v3.31 和 MX8M_Nano_LPDDR4_RPA_v9_068-0051-00.xlsx（附件），我可以很好地下载到 iMX8，但随后校准失败。请查看下面的日志，并启用详细的调试输出。
我可以通过电子邮件提供原理图和布局，但我确信我调整了 i.MX 8M Nano UltraLite Quad 布局中的所有引脚延迟和每个 HDG 的布线约束。
请告知是否还有其他我可以在 RPA 工具中检查以通过校准。

埃文

[i]下载完成
[i]等待目标板启动...
[i]===================hardware_init=====================
[i]********找到PMIC PCA9450************
[i]hardware_init退出
[i]****************************************************** ************************
[i]****************************************************** ************************
[i]****************************************************** ************************
[i]MX8 DDR 压力测试 V3.30
[i]构建于 2021 年 11 月 24 日 11:14:49
[i]********** ****************************************************** *************
[i]等待PC端板卡配置...
[i]--设置MMU并启用I和D缓存
[i]-- -这是Cortex-A53内核
[i]-检查I缓存是否启用
[i]-启用I缓存因为它被禁用
[i]-将TTB的基地址推送到TTBR0_EL3
[i]-配置TCR_EL3
[i]-配置MAIR_EL3
[i]- 启用 MMU
[i]- 已启用数据缓存
[i]- 检查系统内存寄存器，仅用于调试
[i]- VMCR 检查：
[i]- ttbr0_el3: 0x97d000
[i]- tcr_el3: 0x2051c
[i]- mair_el3: 0x774400
[i]- sctlr_el3: 0xc01815
[i]- id_aa64mmfr0_el1: 0x1122
[i]- MMU 和缓存设置完成
[i]****************************************************** ***********************
[i]ARM 时钟(CA53) 速率：1500MHz
[i]DDR 时钟：1600MHz
[i]==============================================
[i]DDR 配置
[i]DDR 类型是 LPDDR4
[i]数据宽度：16，bank num：8
[i]行大小：17，col 大小：10
[i]使用一个芯片选择
[i]SoC 上使用的 DDR 控制器数量：1
[i]每个芯片选择的密度：2048MB
[i]每个控制器的密度是：2048MB
[i]在芯片上检测到的总密度主板是：2048MB
[i]============================================
[i]MX8M-nano：发现Cortex-A53
[i]****************************************************** ************************
[i]============ 第 1 步：DDRPHY 训练... ============
[i]---DDR 1D-训练 @1600Mhz ...
[i]PMU10：****开始 LPDDR4 培训。PMU 固件版本 0x1000 ****
[i]PMU10：将启动时钟分频器设置为 32
[i]PMU10：PHY TOTALS - NUM_DBYTES 2 NUM_NIBBLES 4 NUM_ANIBS 10
[i]PMU10：CSA=0x01，CSB=0x00，TSTAGES=0x131F，HDTOUT=5，MMISC=0 DRAMFreq= 3200MT DramType=LPDDR4
[i]PMU10：Pstate0 MRS MR01_A0=0xD4 MR02_A0=0x2D MR03_A0=0x31 MR11_A0=0x66
[i]PMU10：Pstate0 MRS MR12_A0=0x4D MR13_A0=0x00 MR14_A0=0x2D MR03_A0=0x31 MR11_A0=0x66
[i]PMU=0
[i]MU5：CAA0 ffffffffffffffffffffffffffffffffffffffffffffffffffffffffff
[i]PMU5： CAA1 ffffffffffffffffffffffffffffffffffffffffffffffffffff
[i]PMU5：CAA2 ffffffffffffffffffffffffffffffffffffffffffffffffffffffff
[i]PMU5：CAA3 ffffffffffffffffffffffffffffffffffffffffffffffffffff
[i]PMU5：CAA4 ffffffffffffffffffffffffffffffffffffffffffffffffffff
[i]PMU5：CAA5 ffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffff
[i]PMU：错误：CA 训练失败。
[i]PMU：***** 断言错误 - 终止 *****
[i][结果] 失败