PLL是不是可以生成指定的某一点频率呢？生成的范围由什么决定啊？

2023-4-24 09:46:09 615 pll 锁相环

0 PLL锁相环，我的理解就是：顾名思义就是锁住相位，达到两个信号同步的效果。疑问1：看到的很多都是用来做倍频分频，这是怎么回事呢？不是锁相位么，怎么又扯到频率去了？是不是PLL有广义的还有狭义的之分？疑问2：PLL是不是可以生成指定的某一点频率呢？生成的范围由什么决定啊？疑问3：:大家平时说的PLL失锁了，失锁的是指频率还是相位啊？平时调试电路的时候怎么判断是否失锁了？平时调试电路的时候怎么确定是否已经锁定了？ 0
2023-4-24 09:46:09　　评论淘帖0 举报相关推荐 • 是不是由STM8cubeMX生成的代码？ 6939 • 晶振的频率是由什么决定的？晶振的频率是由什么决定的呢? 5784 • 频谱的范围由什么决定频谱和频率之间的关系 5266 • 怎么在某一点测量阻抗 1974 • 如何生成PWM波形呢？ 4881 • LT3748的工作频率是由什么决定的呢？ 206 • 方波生成器会生成人可以听见的脉冲频率 785 • 使用PLL生成时钟 3657 • 一点接地，什么是一点接地，一点接地应注意的问题 27244 • 升级 iOS 14 后屏幕右上角总是出现绿点或者黄点，是不是手机坏了啊 21435 3 个讨论

0 1、锁相环的确是为了让输入输出的相位频率相同，它的结构我想你应该很清楚了，如图所示。主要包括鉴频鉴相器(PFD)(或鉴相器:PD)、低通滤波器(LPF)、压控振荡器(VCO)、反馈回路(通常由一个分频器(Frequency divider)来实现)。如果我们设法改变分频器的系数，这样例如分频器fout`=1/2*fin`，那么锁相环的fout就等于两倍的fin了，这就是倍频了，分频的道理一样。 2、PLL对频率的控制主要就是通过反馈回路上的DIV实现的，设置不同的系数就可以得到不同的输出频率了。 3、锁相环会有一个技术指标叫锁定范围，如果输入和反馈的信号频率或者相位差超过这个阈值，那么锁相环就无法锁定和跟踪了。失锁的判断很简单，就是输出频率相位很不稳定的乱跳。同理如果已经锁定，那么调节输入频率相位输出也会跟着做相应的改变。另外，要想较宽的锁定可将低通滤波的时间常数减小，但会使噪音变大，这两者要你实际调试平衡。

2023-4-24 09:46:28 评论举报 1^# bigbangboom

0 非常感谢那其实PLL不仅是锁相位嘛其实也是锁频率咯锁相位是使输入输出的相位相等，而锁频率是使输入输出的频率成比例。。是这里理解吗？锁频率是不是可以不只是类似fin=Xfout 的比例关系啊是不是还可以是fin=Xfout+Y的线性关系啊？

2023-4-24 09:47:32 评论举报 2^# 河神大人