RISC-V架构

　　RISC-V架构

　　RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。

　　与大多数指令集相比，RISC-V指令集可以自由地用于任何目的，允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集，但它具有重要意义，因为其设计使其适用于现代计算设备（如仓库规模云计算机、高端移动电话和微小嵌入式系统）。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件，这解决了新指令集通常的弱点。

　　该项目2010年始于加州大学伯克利分校，但许多贡献者是该大学以外的志愿者和行业工作者。

　　RISC-V指令集的设计考虑了小型、快速、低功耗的现实情况来实做，但并没有对特定的微架构做过度的设计。

　　截至2017年5月，RISC-V已经确立了版本2.22的用户空间的指令集(userspace ISA)，而特权指令集(privileged
ISA)也处在草案版本1.10。

　　2022年6 月 21 日，RISC-V 国际组织宣布了 2022 年的首批四项规格和扩展的批准 ——RISC-V
高效跟踪（E-Trace）、RISC-V 主管二进制接口（SBI）、RISC-V 统一可扩展固件接口（UEFI）规格，以及 RISC-V Zmmul
纯乘法扩展。

　　核心观点：

　　技术层面，RISC-V由于其开源、灵活的技术架构，相比ARM内核具备成本、可拓展性、可控性等多方面优势：（1）RISC-V基础的ISA和IP核开源免费，并且从底层设计上模块化、允许自定义拓展，使得芯片设计厂商拥有更高的研发自由度，前期投入成本较低；（2）对于中国厂商来说，RISC-V不受海外巨头垄断，不存在“卡脖子”风险，并且即使从中长期看，出现类似ARM这样企业的可能性也较小，可控性强。

　　技术成熟度上，RISC-V仍处于发展早期，生态需要继续完善。虽然RISC-V现在的讨论热度很高，但是整个生态实际仍在建设初期，实践过程中在底层架构上还存在bug需要解决。此外，RISC-V架构的各类IP核还在不断扩充，目前的覆盖场景有限，所需要的基础开发平台、软件工具也在完善中，一定程度上阻碍了下游芯片的推广，相对来说在中低端应用市场有一定竞争力。

　　市场层面，RISC-V内核有望率先在32位以上的MCU市场取得突破，预计2025年全球市场空间超过40亿美元，国内市场空间超过80亿元。MCU广泛应用于物联网、工业控制、汽车电子、消费电子等市场，全球市场规模超过200亿美元，国内市场规模超过300亿元。市场格局上，ARM内核在CPU
IP核占据主要份额，海外巨头在芯片产品端基本垄断市场。MCU的市场特点与RISC-V的技术架构特点相契合，尤其在大量应用ARM
IP核的32位以上MCU产品具有较强成本优势，存在替代机会。对于国内市场来说，叠加中国对半导体核心技术自主可控的强烈愿望，有望伴随着国内MCU产品的国产替代进程引领全球发展脚步。

　　中长期看，RISC-V内核具备向智能驾驶、航空航天、AI超算等中高端场景渗透的潜力。跟踪RISC-V产业联盟及核心公司发展动态，近几年联盟不断发展壮大，国内的科研机构及公司参与积极度高，在底层国际标准制定上掌握一定话语权。从产业链角度，RISC-V
CPU
IP核是行业内研发热点，多家公司在64位以上高性能处理器核方向取得较大进展。中长期看，随着谷歌、高通、英特尔等巨头的参与推动，以及SiFive、平头哥等相关公司的持续研发推广，RISC-V的生态将逐渐完善并有望向智能驾驶、航空航天、AI超算等中高端场景渗透。