Linux入门之三：Makefile的高级应用

2012-6-5 11:37:05 4004 Linux

0 本帖最后由 gecedu 于 2012-6-5 11:39 编辑一、make概述 Linux环境下的程序员如果不会使用GNU make来构建和管理自己的工程，应该不能算是一个合格的专业程序员，至少不能称得上是Linux程序员。在Linux环境下使用GNU的make工具能够比较容易的构建一个属于你自己的工程，整个工程的编译只需要一个命令就可以完成编译、连接以至于最后的执行。不过这需要我们投入一些时间去完成一个或者多个称之为Makefile文件的编写。此文件正是make正常工作的基础。所要完成的Makefile文件描述了整个工程的编译、连接等规则。其中包括：工程中的哪些源文件需要编译以及如何编译、需要创建那些库文件以及如何创建这些库文件、如何最后产生我们想要得可执行文件。尽管看起来可能是很复杂的事情，但是为工程编写Makefile的好处是能够使用一行命令来完成“自动化编译”，一旦提供一个（多个）正确的Makefile。编译整个工程你所要做的唯一的一件事就是在shell提示符下输入make命令。整个工程完全自动编译，极大提高了效率。 makefile的高级用法 1 变量高级用法这里介绍两种变量的高级使用方法， 1.1 第一种是变量值的替换。我们可以替换变量中的共有的部分，其格式是“$(var:a=b)”或是“${var:a=b}”，其意思是，把变量“var”中所有以“a”字串“结尾”的“a”替换成“b”字串。这里的“结尾”意思是“空格”或是“结束符”。 ① 还是看一个示例吧： foo := a.o b.o c.o bar := $(foo:.o=.c) 这个示例中，我们先定义了一个“$(foo)”变量，而第二行的意思是把“$(foo)”中所有以“.o”字串“结尾”全部替换成“.c”，所以我们的“$(bar)”的值就是“a.c b.c c.c”。 ②另外一种变量替换的技术是以“静态模式” foo := a.o b.o c.o bar := $(foo:%.o=%.c) 这依赖于被替换字串中的有相同的模式，模式中必须包含一个“%”字符，这个例子同样让$(bar)变量的值为“a.c b.c c.c”。 ③ 其实上面的用法均是函数patsubst的简称使用：函数原型： $(patsubst PATTERN,REPLACEMENT,TEXT) 用法：$(patsubst %.o,%.c,$foo) 1.2 第二种高级用法是——“把变量的值再当成变量”。 ①先看一个例子： x = y y = z a := $($(x)) 在这个例子中，$(x)的值是“y”，所以$($(x))就是$(y)，于是$(a)的值就是“z”。（注意，是“x=y”，而不是“x=$(y)”） ② 我们还可以使用更多的层次： x = y y = z z = u a := $($($(x))) 这里的$(a)的值是“u”，相关的推导留给读者自己去做吧。 ③让我们再复杂一点，使用上“在变量定义中使用变量”的第一个方式，来看一个例子： x = $(y) y = z z = Hello a := $($(x)) 这里的$($(x))被替换成了$($(y))，因为$(y)值是“z”，所以，最终结果是：a:=$(z)，也就是“Hello”。 ④再复杂一点，我们再加上函数： x = variable1 variable2 := Hello y = $(subst 1,2,$(x)) z = y a := $($($(z))) 这个例子中，“$($($(z)))”扩展为“$($(y))”，而其再次被扩展为“$($(subst 1,2,$(x)))”。$(x)的值是“variable1”，subst函数把“variable1”中的所有“1”字串替换成“2”字串，于是，“variable1”变成“variable2”，再取其值，所以，最终，$(a)的值就是$(variable2)的值——“Hello”。（喔，好不容易） ⑥ 在这种方式中，或要可以使用多个变量来组成一个变量的名字，然后再取其值： first_second = Hello a = first b = second all = $($a_$b) 这里的“$a_$b”组成了“first_second”，于是，$(all)的值就是“Hello”。再来看看结合第一种技术的例子： a_objects := a.o b.o c.o 1_objects := 1.o 2.o 3.o sources := $($(a1)_objects:.o=.c) 这个例子中，如果$(a1)的值是“a”的话，那么，$(sources)的值就是“a.c b.c c.c”；如果$(a1)的值是“1”，那么$(sources)的值是“1.c 2.c 3.c”。 ⑦ 再来看一个这种技术和“函数”与“条件语句”一同使用的例子： ifdef do_sort func := sort else func := strip endif bar := a d b g q c foo := $($(func) $(bar)) 这个示例中，如果定义了“do_sort”，那么：foo := $(sort a d b g q c)，于是$(foo)的值就是“a b c d g q”，而如果没有定义“do_sort”，那么：foo := $(strip a d b g q c)，调用的就是strip函数 ⑧当然，“把变量的值再当成变量”这种技术，同样可以用在操作符的左边： dir = foo $(dir)_sources := $(wildcard $(dir)/.c) define $(dir)_print lpr $($(dir)_sources) endef 这个例子中定义了三个变量：“dir”，“foo_sources”和“foo_print”。 2、追加变量值我们可以使用“+=”操作符给变量追加值，如： objects = main.o foo.o bar.o utils.o objects += another.o 于是，我们的$(objects)值变成：“main.o foo.o bar.o utils.o another.o”（another.o被追加进去了）使用“+=”操作符，可以模拟为下面的这种例子： objects = main.o foo.o bar.o utils.o objects := $(objects) another.o 所不同的是，用“+=”更为简洁。如果变量之前没有定义过，那么，“+=”会自动变成“=”，如果前面有变量定义，那么“+=”会继承于前次操作的赋值符。如果前一次的是“:=”，那么“+=”会以“:=”作为其赋值符，如： variable := value variable += more 等价于： variable := value variable := $(variable) more 但如果是这种情况： variable = value variable += more 由于前次的赋值符是“=”，所以“+=”也会以“=”来做为赋值，那么岂不会发生变量的递补归定义，这是很不好的，所以make会自动为我们解决这个问题，我们不必担心这个问题。二、Makefile的条件执行条件语句可以根据一个变量的值来控制对Makefile的执行，执行或者忽略Makefile的特定部分。条件语句可以是两个不同变量、或者变量和常量值得比较。需要注意的是：条件语句只能用于控制make实际执行的makefile文件部分，它不能控制规则的shell命令执行过程。Makefile中使用条件控制可以做到处理的灵活性和高效性。 Ifeq ($a, $b) Else endif 3、看一个例子： libs_for_gcc = -lgnu normal_libs = ifeq ($(CC),gcc) libs=$(libs_for_gcc) else libs=$(normal_libs) endif foo: $(objects) $(CC) -o foo $(objects) $(libs) 解析：在上例中，条件语句中使用到了三个关键字：“ifeq”、“else”和“endif”。其中： 1. “ifeq”表示条件语句的开始，并指定了一个比较条件（相等）。之后是用圆括号括包围的、使用逗号“,”分割的两个参数，和关键字“ifeq”用空格分开。参数中的变量引用在进行变量值比较时被展开。“ifeq”之后就是当条件满足make需要执行的，条件不满足时忽略。 2. “else”之后就是当条件不满足时的执行部分。不是所有的条件语句都需要此部分。 3. “endif”表示一个条件语句的结束，任何一个条件表达式都必须以“endif”结束。通过上边的例子我们可以了解到。Makefile中，条件表达式是工作文本级别的，条件的解析是由make程序来完成的。make是在解析Makefile时根据条件表达式忽略条件表达式中的某一个文本行，解析完成后保留的只有表达式满足条件所需要执行的文本行。对于上例，make处理这个条件时： ② ifdef & ifndef Ⅰ 关键字是“ifdef”用来判断一个变量是否定义。格式为： bar = foo = $(bar) ifdef foo frobozz = yes else frobozz = no endif Ⅱ 关键字“ifndef”实现的功能和“ifdef”相反。格式为： bar = foo = $(bar) ifndef foo frobozz = yes else frobozz = no endif 三、自动产生依赖 Makefile中，可能需要书写一些规则来描述一个.o目标文件和头文件的依赖关系。例如，如果在main.c中使用“#include defs.h”，那么我们可能需要如下那样的一个规则来描述当头文件“defs.h”被修改以后执行make，目标“main.o”应该被重建。只需执行：gcc -M main.c 输出：maim.o:main.c defs.h 在新版本的make中，推荐的方式是为每一个源文件产生一个描述其依赖关系的makefile文件。对于一个源文件“NAME.c”，对应的这个makefile文件为“NAME.d”。“NAME.d”中描述了文件“NAME.o”所要依赖的所有头文件。采用这种方式，只有源文件在修改之后才会重新使用命令生成新的依赖关系描述文件“NAME.o”。我们可以使用如下的模式规则来自动生成每一个.c文件对应的.d文件： %.d: %.c $(CC) -M $(CPPFLAGS) $< > $@.$$$$; sed 's,($).o[ :]*,1.o $@ : ,g' < $@.$$$$ > $@; rm -f $@.$$$$ 此规则的含义是：所有的.d文件依赖于同名的.c文件。第一行；使用c编译器自自动生成依赖文件（$<）的头文件的依赖关系，并输出成为一个临时文件，“$$$$”表示当前进程号。如果$(CC)为GNU的C编译工具，产生的依赖关系的规则中，依赖头文件包括了所有的使用的系统头文件和用户定义的头文件。如果需要生成的依赖描述文件不包含系统头文件，可使用“-MM”代替“-M”。第二行；使用sed处理第二行已产生的那个临时文件并生成此规则的目标文件。这里sed完成了如下的转换过程。例如对已一个.c源文件。将编译器产生的依赖关系： main.o : main.c defs.h 转成： main.o main.d : main.c defs.h 这样就将.d加入到了规则的目标中，其和对应的.o文件文件一样依赖于对应的.c源文件和源文件所包含的头文件。当.c源文件或者头文件被改变之后规则将会被执行，相应的.d文件同样会被更新。第三行；删除临时文件。使用上例的规则就可以建立一个描述目标文件依赖关系的.d文件。我们可以在Makefile中使用include指示符将描述将这个文件包含进来。在执行make时，Makefile所包含的所有.d文件就会被自动创建或者更新。Makefile中对当前目录下.d文件处理可以参考如下： sources = foo.c bar.c sinclude $(sources:.c=.d) 0
举报淘帖0 只看该作者相关推荐 • 使用嵌入式Linux开发工具多文件Makefile的编写 551 • 利用STM32CubeMx创建Makefile工程 1336 • 「正点原子Linux连载」第三十五章Linux内核顶层Makefile详解(二) 1379 • 嵌入式Linux 及C语言高级开发 3750 • Linux学习书籍—入门 2552 • Linux学习书籍—入门 4305 • 【Linux学习杂谈】之makefile入门学习 2978 • 嵌入式linux入门学习书籍推荐 3582 • linux入门资料 6976 • 芯达STM32入门系列教程之三《如何使用J-Flash调试》 3021 1条评论发表评论只看该作者