光电共封装

2023-3-29 10:48:47 849 收发器交换机光模块 PCB板

0 　　现阶段可插拔收发器性能随着速率需求逐渐的提升，但是当数据速率高于400Gbps以上，电功耗会剧增，而且即使可插拔模块到交换机的距离很短也会引入较高的延时。　　因此光芯片和电芯片如果能集成在同一个芯片上那必然会引起新一轮的技术革命，但是目前光芯片量产使用的光刻方式特征尺寸也在130nm以上，而且光波长至少在1.1um以上，光器件注定不能缩小器件到晶体管那么小。现在比较有前景的方式为光电共封装（CPO），能够大幅度缩短封装引线距离，降低能耗，减小延迟，提高集成度。目前思科，Scacia，英特尔以及学术界都有相关的研究。　　最简单的方式是把光芯片和电芯片排排放（2D），两者相连再连接到PCB板上，但是这种光芯片和电芯片只有一边相连，会限制PAD数量。因此最好的方式是两个芯片叠放（3D），光芯片和电芯片PAD恰好布局在一起（通过TSV或者bump）相连，但是这种又会出现散热的问题。还有种方式是2.5D封装，将光芯片和电芯片都和一个中介板相连（通过TSV和bump），中介板可以实现芯片间高速互联，这个中介板称为interposer。【TSV是硅通孔，可以实现硅芯片内部的互联；bump是金属圆球，置于焊盘上，flipchip中会用到，用于芯片间电学互联】　　图1 TSV和bump示意图　　CPO看起来优势非常明显，但是也有非常明显的缺陷，比如光模块出现问题后只更换一个光模块就能解决问题，但是CPO下只能更换整个芯片，成本会更高。第二个是散热问题，本身硅光器件对温度比较敏感，当芯片集成度提高，散热也亟需好的解决方案；　　图2 封装演进路线原作者：光学追光者 0
2023-3-29 10:48:47　　评论淘帖0 举报相关推荐 • 光电共封装 716 • IBM光学技术新进展：光电共封装提升AI模型效率 264 • 今日看点丨小鹏汇天飞行汽车完成首飞预计2026年量产；IBM推出新一代光电共封装工艺 285 • 深度解析：真空共晶焊炉在光电器件封装中的重要性 1711 • 数据中心的近封装光学和共封装光学的应用 1263 • 共封装光学技术平台方兴未艾 651 • 共封装光学器件的现状与挑战 203 • SiP封装共形屏蔽技术介绍 3193 • 贴片共模电感选型_贴片共模电感封装 6646 • 谷景科普共模电感封装开裂的原因 0