如何理解Xcelium的多核仿真呢？

　　Xcelium并非可以对所有仿真程序进行加速，某些行为级模型就是在单核上执行。我对Xcelium的理解是：一个单核作为主核进行行为级模型仿真，并调度多核；其它多核作为副核进行RTL、网表等仿真，实现多核仿真加速。
　　单核的范围包括：testbench（如UVM），low power（低功耗），mixed signal（模拟数字混合信号），VHDL；
　　多核的范围包括：gate-level（门级），RTL，X-prop（X态传播），以及SVA等。
　　其中，Xcelium将SVA与testbench独立出来，可以使SVA获取更大的性能提升。对验证工程师来说，非常有益。
　　另外，Xcelium会自动完成单/多核的划分，不需要人工参与，用户不用设置哪些功能在单核模式执行，哪些功能在多核模式下执行。
　　单双核切换
　　本节的切换，可以理解为两个概念：
　　1、原有的单核验证环境（Incisive），切换到多核验证环境（Xcelium）；
　　2、仿真过程中，资源不够时，本可以多核运算的程序，还是放在单核上执行；资源增加时，原本在单核上执行的多核程序，重新被分配到多个核去执行。
　　对于第一种验证环境的切换，需要做的事情不多，基本上仅需要将脚本中的irun，修改为xrun；
　　对于第二条根据资源情况，动态切换，我认为如果仿真器做的更优秀的话，应当支持该功能，会非常有利于工作站的资源管理。
　　不过，我目前的认知是：“Xcelium资源一旦分配，如果线程没有执行完成，与该线程相关的CPU资源不会被释放” ，即不支持处理器资源占用动态可调。
　　算法适应性
　　Xcelium根据算法，对仿真验证程序进行优化。而这个算法，对不同的程序，优化效果是存在差异的。一般的经验数据为：
　　1、RTL仿真提升3X的速度；
　　2、门级网表仿真提升5X的速度；
　　3、门级完备+DFT仿真提升10X的速度。
　　对于不同的业务，其加速比率也不相同，事件密度较高的场景，往往可以获得更大的性能提升。例如，多核SOC仿真，在RTL层面，就可以达到5X的提升。
　　磨刀不误砍柴工
　　仿真程序需要根据Xcelium的算法合理的规划。而这个过程，需要对仿真程序进行深入的分析，做细致的分解。这些工作都会消耗编译的时间，即使用稍多的编译时间，换取更快的仿真速度。
　　别小看单核
　　此次Xcelium的升级，不仅仅是多核并行仿真，而是一次显著的升级。除了多核提供的仿真速度提升外，单核也提升了仿真速度。根据场景不同，可以获取平均2X的速度提升。在某些场景下，甚至可以达到3.9X的仿真速度提升。
　　总结
　　Xcelium有可能采用了多线程的仿真加速方法；
　　Xcelium根据设计不同，可以提供3X-10X的仿真速度提升；
　　Xcelium的单/双核划分是自动化的；
　　Xcelium的验证环境可以方便的从Incisive获取；
　　Xcelium的单/双核的资源，还不能自由调度；
　　Xcelium的仿真加速特征值为：RTL-3X，GLS-5X，GLS-DFT-10X；
　　Xcelium的推荐核数为8~10颗；
　　Xcelium需要对程序进行深入分析，即用编译/细化时间，换取仿真提速；
　　Xcelium的单核性能，也得到了显著的提升。



原作者：吴杉 IC VEngineer