完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
1114
|
如图所示 上电瞬间，1Q会输出高电平。 /CLR上有RC延时线路，会让/CLR保持低电平一段时间。 实际测试电源和1Q波形，（使用了翻转）  按照文档  /CLR为低的时候，1Q应该不会有输出的。实际却有。后面将10K改为100K，仍然会出现1Q变高的问题。帮忙看下这个电路是否有问题？ |
|
|
|
|
|
那你就要自己考虑一下，如何让CLR上电时先为低，等到瞬态过去之后再使他受控。
|
|
|
|
|
|
有结论了吗？需要测量下CLR和电源，Q的关系，排除掉CLR有电压的可能。
|
|
|
|
|
|
另外输入脚不要悬空，CLK、 D需要做下拉
|
|
|
|
|
|
CLK 需要下拉 接地
|
|
|
2023-2-3 11:19:37
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
252 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
2020 浏览 0 评论
1209 浏览 0 评论
USB Type-C的双角色端口（DRP）我这样设计可以吗？
752 浏览 0 评论
1911 浏览 0 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3074
赞
