ca5_max_power.s测试需要soc有一些特别的硬件电路吗

我这里有ARM给的一个关于cortex-a5的测试代码压缩包a5_validation.tar.gz. 我想把其中的ca5_max_power.s在我自己的soc上运行,

我用的ca5_max_power.s的信息是

; Revision : $Revision: 60190 $

;

; Release Information : CORTEX-A5-MPCore-r0p1-00rel0

我有两个问题想问一下,

ca5_max_power.s测试需要soc有一些特别的硬件电路吗?在我自己的cortex-a5 soc上可以运行测试吗?

ca5_max_power.s有调用macro: CPU_WFE_TRIGGER_EVENTI, 定义在validation_macros.hs,

这个macro定义中有用到TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED, 请问这三个地址是什么,

测试代码里定义在0xa2000000的偏移上, 请问如果porting到我自己的soc上,这个基地址应该是什么?

这个macro定义如下:

LDR r7, =TBVAL_INTSEL

MOV     r0, #0

STR     r0, [r7]

DSB

; Trigger condition: "All CPU's WFE must be set in order to set EVENTI"

; NB: depends on the number of CPUs implemented if MP case

LDR     r7, =TBVAL_INTTRIG

LDR     r1, =data_cpunb

LDR     r0, [r1]

MOV     r1, #1

LSL     r1, r0

SUB     r0, r1, #1

LSL     r0, #4

STR     r0, [r7]

DSB

; EVENTI generation enabled (held until programmed trigger condition is true)

LDR     r7, =TBVAL_INTSEL

MOV     r0, #1<<8

STR     r0, [r7]

DSB

; Schedule trigger now (delay == 0 cycle)

LDR     r7, =TBVAL_INTSCHED

MOV     r0, #0

STR     r0, [r7]

DSB