发帖

[经验]

讨论讨论ARM处理器的Device Memory内存模型

2022-7-26 16:04:03

2625 ARM处理器 Cortex-A 寄存器

1

Cortex-A系列处理器采用weakly-ordered内存模型。除此之外，在这个模型中可以将特定的内存区域标记为Strongly-ordered（即对指令执行的顺序有严格的要求，保证指令按顺序执行）。

ARM内存模型分为：

本文我们只谈论Device Memory。下表中A1 and A2 是2个内存访问（地址不交叠），程序书写顺序A1在A2前面，实际的执行顺序如下：

可以发现，只要A1、A2其中有一个是Device Memory属性，最后都是严格按照程序书写顺序执行的，而对于其他的没有顺序限制。

Device memory（或者Strongly-ordered）

该类型的内存（例如外设的寄存器）访问规则如下：

• 内存访问的数量和大小不能改变，原子访问并且不会在中途中断。（中途可以设置是否存在write buffer）

• 读取和写入访问都可能对系统产生“副作用”。内存访问永远不会被cache，不能够进行投机读取。

• 需要地址对齐访问。

• 内存执行的顺序保证和书写顺序一致。

原作者：验证哥布林

只看该作者 淘帖0 举报

相关推荐

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

飞凌嵌入式ElfBoard ELF 1板卡-CAN编程示例之开发板测试

699 浏览 0 评论
该问题是用APP给芯海科技的CST92F25芯片发指令是出现的

2350 浏览 1 评论
龙芯LS2K1000LA和LS2K1000有何区别？

809 浏览 0 评论
干货！基于RK3568的 AI 人工智能环境搭建步骤

1573 浏览 1 评论
TLE9891的SDADC如何使能开机？

2357 浏览 1 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 ARM技术论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航