[资料]

在FPGA开发板上实现一个抢答器系统的设计

2022-7-7 17:37:51 7504 FPGA开发板抢答器数码管蜂鸣器

0 1、在FPGA开发板设计一个抢答器系统设计实现一个可容纳四组选手参赛的抢答器系统，每组设一个抢答按钮。答题开始后，由主持人按下“开始”键后进入抢答环节，当某个小组抢答成功时，抢答器系统发出半秒的低频音，显示该组别序号并点亮该组“选手指示灯”直至系统复位。此时进入答题计时环节，若超过30秒仍未答出，抢答器系统发出1秒的高频音示警，同时点亮“超时灯”1秒。由裁判员按下“复位”键，开始新一轮答题。通过此实验学习Anlogic_FPGA开发板上的蜂鸣器的发声原理。本实验设计实现一个抢答器系统，它由第一信号鉴别、锁存模块，答题计时模块，蜂鸣器发声模块和数码管显示模块组成，图7.1是该系统的示意图。原作者：语雀 3 【安路 EG4S20 版本】基础实验设计与实现：实验7 抢答器.pdf 302.41 KB , 下载次数: 5
举报淘帖0 只看该作者最近下载过的用户(4) 相关推荐 • 如何利用51单片机设计一个简易的抢答器 1103 • 基于STM32的抢答器设计 2988 • FPGA抢答器该怎么设计？ 3165 • 基于STM32的无线抢答器 17947 • 基于FPGA的抢答器设计论文分享 11446 • 第一次做开发板，不会写程序谁能给我个抢答器程序！！！ 6369 • 8位竞赛抢答器的设计 4256 • 8位竞赛抢答器的设计 4388 • 求一个8路智力竞赛抢答器 3499 • 数字抢答器设计 7156