[问答]

FPGA 对IO属性分配时,缺少了key,clk这两个逻辑，请问是什么原因？

17833 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 FPGA 按键控制1秒计数器的启动与停止来控制led[7:0]，每当满一秒时，led[7:0]+1。编写程序后，对IO属性分配时，只有LED逻辑，缺少了key,clk这两个逻辑（如图），请问是什么原因？本人刚学习FPGA，希望大佬指点一下，非常感谢。 ////////////////////////以下为代码部分，写的不好之处，请大佬批评指导，(FPGA资源为美高森美A3PE） module keyin( clk,led,key1); input clk; input key1; output led; //software reset reg [31:0]rst_cnt=0; reg rst_n; always@(posedge clk)begin if(rst_cnt==32'd39999999) rst_n<=1'b1; else begin rst_cnt<=rst_cnt+1; rst_n<=0; end end //check key change reg low_sw1; reg low_sw1_r; reg [19:0] sample_cnt; //key_a always@(posedge clk or negedge rst_n)begin if(!rst_n)begin low_sw1<=1'b1; sample_cnt<=0; end else if(sample_cnt==799999)begin sample_cnt<=0; low_sw1<=key1; end else sample_cnt<=sample_cnt+1; end always@(posedge clk or negedge rst_n)begin if(!rst_n)begin low_sw1_r<=1'b1; end else begin low_sw1_r<=low_sw1; end end wire key_en; assign key_en=low_sw1_r&(~low_sw1); //pulse edge check //1s timer reg [24:0]time_cnt; reg time_en; reg [7:0]led; always@(posedge clk )begin //这里想用按键来控制计数器开始与停止 if(!key_en)begin time_cnt<=0; //time_en<=0; led<=0; end else begin // if(key_en) if(time_cnt==25'd39999999)begin time_cnt<=0; //time_en<=1; led<=led+8'd1; end else begin time_cnt<=time_cnt+1; //time_en<=0; led<=led; end // else // time_cnt<=time_cnt; end end endmodule 0 图片1.jpg (56.53 KB, 下载次数: 0) 奖励5积分
2022-6-20 10:23:27　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报柑橘会上火相关推荐 • AD9515的CLK与CLKB这两个引脚接差分时钟时哪个接CLK+，哪个接CLK-？ 257 • 逻辑控制芯片为什么要流过足够的电流才会翻转？ 6708 • 写了两个FPGA程序，是两个模块，如何将这两个模块连接到... 20475 • STM32G070挂载4个设备，切换SPI极性和相位之后数据不正常是什么原因导致的？ 170 • 请问fmcomms2的FPGA参考设计，修改了参考工程的一个引脚分配，导致Linux下IIO scope的启动失败是为什么？ 3719 • 请问这两个如何转换？ 3468 • 请问cc2538的IOC_CLK_SSI_SSI0 和 IOC_CLK_SSIIN_SSI0这两个寄存器有啥区别？ 1702 • CH552 GPIO两只脚连在一起就不能产生中断，请问是什么原因？ 871 • 两个STM32的IO口连接到一起，其中一个IO口被烧坏的原因？ 169 • 在FPGA开发过程中，编程与配置这两个操作有什么区别？ 3069 1个回答

答案对人有帮助，有参考价值 0 引脚分配应该和代码没太大关系。再找一找。最佳答案

2022-6-20 10:23:28 1 评论举报卿小小_9e6 1 条评论柑橘会上火 2022-6-20 20:25 是我的代码有问题，已经解决了，谢谢赞回复举报