[经验]

电力FPGA实时仿真的系统规模评估准则分享

CC_Tasya

2022-6-14 10:20:50

1104 电力电子半实物仿真 FPGA

之前我们介绍了基于CPU的实时仿真评估准则，那这一篇，主要来聊一聊基于FPGA实时仿真的那些评估准则。

因为前面也有讲到电力电子建模大致的两类分类，基于工具链型的没什么好评估的，直接拿一个系统编译下载看看FPGA 资源是否足够就可以评估了，简单暴力。

本文主要讨论基于专门的电力电子器件建模算法+独立的解算器这种模式的评估准则。

【权重评估法】

这种方式比较特殊，目前笔者只看到TYPHOON 是用的这种方式。因为它建模算法的特殊性，属于对一些开关组合进行封装形成模块，每一个模块都会有一个权重（weight），根据仿真器整体包含的SPC(内部的一种计算的单元)数量，以及SPC 能够仿真的权重多少来整体评估大概能仿真多大的系统。这种方式比较有特点的是，它并不以开关数位决定权重的影响因子，比如一个3电平的ANPC 和一个2电平inverter 消耗的资源是一样的。但它的不足在于每个SPC能够支持的权重太小，多个SPC之间，就会涉及到模型分割，对于小步长模型分割来说，即使delay再小，也还是会有一些影响，或者使用上的不方便之处，并不是所有系统都可以随意的进行模型分割并行。

【状态量评估法】

目前基于电流源建模方式的FPGA 仿真软件基本都是基于这种方式。只是各家针对目前算法的优化程度不同，可能对于状态量的数量体现形式不太一样。其实原理上是矩阵的维数基本就去确定了仿真系统规模的大小。至于对于硬件IO的限制，这个和FPGA芯片能够定义的GPIO的个数以及AD芯片选型都有关系，这次就不展开讨论。

一般来说会有如下几种限制评估说法：

1，输入最多多少路

2，输出最多多少路

3，开关器件最多支持多少个

4，最大支持的L,C,swtich,source的个数之和

5，最大支持的状态量的维数

这么多条条框框的限制，究竟我们应该怎么评估呢。比如前面两条，明显是和硬件有关联的限制，而后面的更多的是系统规模上的限制。他们之间又互相怎么联系呢？硬件限制和各家的板卡有关系，肯定是需要去满足的，而系统模型的评估限制则需要分析一下之间的关联了。

首先，我们可以先梳理以下思路，因为基于的是电流源的建模方式，所以整个电路都可以看成只由电感，电容，电阻，和源组成的系统网络。那么限制仿真规模的就是方程矩阵维数了。接下来我们需要简单了解一下基于电流源建模方式的发展历史了。

第一代的解算方式就是建模原理的实现，那维数限制就会是电感，电容，电阻，和源整体的数量总和。在这里面，输入的数量限制包含在了受控源的个数里面，而因为每个元件都算上了，所以也是包含了输出的数目的。

第二代解算方式，为了仿真更大的系统，减小计算量，对矩阵进行了优化，这样可以把电阻和周边的电感电容等效起来看，这样，对于电阻的数量就不会存在限制了，那整体的规模的评估就变成了电感，电容和源整体的数量总和。

第三代的解算方式，则继续优化，将电感，电容也进行等效了。所以最终就只需要关心源和输出测量的数量了。

不管是属于哪一代技术，其实最终确定的都是状态量的维数，只是这个维数跟哪些量有关系，就需要了解一下采用的是什么样的解算技术了。所以综合考虑以上限制，然后选择几个限制条件的最小值，就是能够评估出仿真系统的规模了。