完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本帖最后由 iioloii 于 2022-4-24 10:44 编辑
分析A、B两个信号（由同一个时钟驱动）之间的时序时发现源时钟和目的时钟经过相同的元件或走线的延时是不一样的，不知道为甚会是这样。 例如MMCME2_ADV这个元件，Vivado分析源时钟路径时这个元件的延时为-7.378ns，分析目的时钟路径时这个元件的延时为-6,292ns。 
0
|
|
相关推荐
6个回答
|
|
|
|
|
|
|
|
时序分析时，器件模型参数是一个范围值。
其中对于Setup的分析，需要假设Source clk的net delay和logical delay都是最大的情况，而Destination clk则相反，是最小的情况。 |
|
|
|
|
|
当两个信号（用同一个时钟驱动）之间的时序时发现源时钟和目的时钟经过相同的元件延时是应该一样的，就是由于接线走向路径不同或在某些部位***扰就会不同步,这很正常,需要仔细对应走向路径,避免出现二者差异就可以避免出现这样的现象.
|
|
|
|
|
|
明白了，再次感谢
|
|
|
|
|
|
友情帮顶
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
764 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
974 浏览 0 评论
863 浏览 0 评论
1849 浏览 0 评论
474 浏览 0 评论
1275 浏览 28 评论
5465 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
19096
评论
淘帖
9638
赞
