SoC与SiP混合设计出多样化手机

0

     尽管单芯片意味着手机的大部分功能都集成在一颗芯片上，但集成度仍有待解释。一些人可能看到单芯片在数字/基带领域或射频部分具有高集成度，可以极大地简化产品设计。但对另一些人来说，单芯片意味着一种更广泛的方法，将把射频、模拟、基带，甚至射频功率与开关集成在单个器件上。

      与之形成对比的是系统级封装(SiP)，它可以在封装级将采用不同工艺技术制造的裸片集成到一个高密度的解决方案中。SiP能催生许多产品,如匹配的功放、射频前端发射链路乃至单封装无线电等,这些今天都已经存在。此外，SiP概念还能被扩展到包括所有混合信号与数字功能。因此，更多时候SoC和SiP应该被看作是过程或趋势,而不是最终状态。实际情况是在成本压力与技术进步的驱动下，集成将继续发生，无论采用何种方法，都致力于简化手机系统中给定功能的BOM清单。SoC与SiP的“恰当”组合将取决于多种因素，包括不同市场区域所需的功能与定制水平、手机主体电子部件的进一步普遍化、各种技术的可用性以及最关键的成本问题。

      手机功能的急剧增加已经改变了移动电话的设计与销售，导致有关外围功能的设计内容大幅扩张，例如数码相机、多媒体及增强的用户接口等。这种趋势与向3G等高级通信标准的转移相结合，促使手机分化出高、中、低端等阶梯产品。

      功能丰富的产品不仅需要有广泛的技术能力，而且还要求快速的面市时间、不打折扣的性能、高定制水平和低成本。所有这些将继续要求设计具有灵活性，并要求能够匹配子系统元件与设备，以获得最佳的性价比。这使得系统分割偏好采用分立元件或SiP方法，而“集成”将继续在核心器件中发展。

      与此同时，低端市场部分主要关注核心的手机功能以及少数已经高度标准化和普遍化的高级功能。在整个手机平台上，这些设计只需要少量或完全不需要系统级定制硬件。这个市场为包含更多内容的SoC器件提供了机会。

      在大批量标准化设备中，高集成度解决方案能抵消器件的较高开发成本和较长交货时间，并提供更快的系统设计周期。但前提是，选择的分割及SoC技术解决方案能够以比分立解决方案更低的成本达到足够高的性能。

      将更多功能集成在一颗系统级芯片上的能力已经在数字与射频领域得到证明。例如，收发器解决方案将以前的分立器件(如接收器、发射器、压控振荡器及低噪声放大器)集成到一颗很小的高成本效益的器件上，并已获得了商业上的成功。在基带领域也取得了类似的成就。这种趋势将继续发展下去，只要能实现优化的集成目标，就会取得成功。

      一个激进的想法是将无线电与基带部分集成到一个SoC器件中，这在技术上也许是可行的，但成本将是一个挑战。CMOS工艺的发展路线图为数字电路提供了不断削减成本的途径。不过，射频、模拟电路与无源器件等占据芯片大部分面积的元件将不会随着工艺的进步而线性缩小，而且为了满足它们的性能要求，可能需要定制的硅制造工艺。

      这种整合会限制在CMOS平台上进行集成的成本优势，并可能导致比分立或SiP解决方案更高的成本，因为其晶圆成本更高，裸片面积更大，良品率更低。实际上，这种情况并非只出现在手机设计领域。出于同样的原因，因为无法实现全集成，更成熟的电子产品已经停止集成。

      为了利用标准化SoC工艺获得持续改善的性能，这给射频模块与射频前端设计带来了挑战。尽管可以在RF-CMOS解决方案和Bi-CMOS或硅锗等特殊工艺技术之间取得功耗平衡，但是基于CMOS的设计却很难达到这种平衡，因为存在与获得高增益及控制临近1/f噪声有关的挑战。这些问题常常导致更多的设计反复，而且可能限制诸如3G等要求严格的无线电应用的性能。

      尽管这些挑战最终会得到解决，但目前仍很严峻。在前端，许多电路(包括功放、RF开关、高值无源器件及精密射频滤波器等)都不能利用大批量硅工艺在特性尺寸减少方面的优势，而且在某些情况下，它们的工艺是不兼容的。此外，这些器件在分立形式时的性能和成本得到持续改进，这将继续提高系统设计者的期望值，同时也加剧了挑战。

      那么，这又意味着什么呢？SoC和SiP集成拥有各自的市场与作用领域，这些方法应被看作是互补而不是竞争的。设计人员将继续利用以标准化工艺制造的系统级芯片来实现以数字为中心的功能，并在技术及商业条件允许时推动其它功能的进一步集成。SiP将成为实现那些利用器件与元件组合的优势来提高性价比的功能块的主要途径，这在射频前端表现得尤为明显。因此，设计人员将能很好地开发出位于硅集成曲线前沿的产品。

     显然，通过为削减成本以及简化系统设计提供机会，SoC将继续向前发展。那些对适当采用这两种方法没有偏见而且都很精通的公司，在现在或未来会作出最佳的选择。

0