电路设计时电磁干扰的产生及措施

yb2012888

2012-4-18 10:36:30 1887

0 在电磁电路中的电磁兼容性很大范围是由线路贮藏和互相连接的成分决定的。有从天线返回的相应信号列是能放射出电磁能量的，其最主要是由于电流幅值，频率和电流线圈的几何面积决定的。通常,有三个主要的电磁干扰来源：电源、高频信号、振荡器电路。下面我们分别分析产生原因及其防范措施。　　电源　　当一CMOS反向换流器在改变输出状态时，两晶闸管会有一段很短的时间同时导通。这会使电流增长很快，导致在电源线路上出现电流尖峰。这引起一段或长或短的电源线路的短路，这被证实是产生电磁干扰的一个重要原因。减弱电源电压的波动，使其接近一100nF瓷旁路电容器的供应，是十分有效的。然而，由于电路的寄生成分，例如集成和电源线路的阻抗，旁路电容器是不能有效减少电流峰值的，因此也不能减少辐射干扰。为了抑制这些电流尖峰（至少在电源线路上）使其不扩展到其他部位，我们用一个方法可以做到，就是在极间耦合电容器和电源线路之间增加一个感应线圈LH，信号回路　　高频信号回路，例如较低地址线，时钟信号，串行口等等，通常由几并联的100K和10K的负载，来产生一CMOS的信号输出，带或者不带这负载会产生一个很高的电流峰值。　　我们可有两种方法来减少这方面造成的电磁干扰,第一种是尽可能的减少这些电流,方法是在输出接一个大约为50Ω的电阻。传输线原理表明这个电阻（内部+外部电阻）只要小于或者等于一般的线路阻抗值70-120Ω的话，这对速率是没有什么负面影响的。第二个防范措施是使天线尽可能的小，最有效的方法是仅仅保持临界线路（优先时钟回路，低地址回路，其他数据回路）尽可能的短。TMS320C24x的CPU时钟倘若复位后由CLKOUT1提供，在不使用时最好切断它。当外存储器不用时，可以通过拉高或拉低数据线来避免由于悬空输入端而引起的任何电流。　　振荡器　　在数字系统中最高的连续频率通常是由时钟发生器产生的，在C24x DSP的内部振荡器中使用一晶体，这有助于减少高频电流，同时被电流通路围住的面积会减少电磁干扰。由于晶体在共振频率上的几百KΩ的高阻抗，电流在引起晶体共振的频率上是很小的。然而CMOS反向换流器的输出电压是一个包含谐波的方波信号，所以晶体不再表示为一个高阻抗，这会引起很大的电流。解决办法是加上一个串联电阻使这些电流成分减少。　　两个旁路电容器会在振荡频率时产生一个很小的电阻，因此会存在一个重要的电流回路Cs-X-Cs。为了使辐射最小，这面积要尽可能的小。提供了一个外部晶体与TMS320F241 DSP相连的方案。串联电阻的大小为1K，晶体的并联电阻可以根据要求来接入。　　优化PWM模式，减少电磁干扰　　当印刷电路板完成后，TMS320C24x DSP的PWM单元可以用来提供一个优化的开关模式，来进一步减少电磁干扰的产生。接着考虑的是制作一个由DSP来驱动的3相H桥。　　PWM模式　　在电机控制领域中，我们常用三个典型的PWM模式（不对称PWM，对称和空间矢量PWM），三个典型的PWM模式在电磁干扰方面会有不同的影响。　　对不对称PWM来说，3相H桥的三个开关是同时被打开，且根据占空比来关闭。对称PWM的打开和关闭与PWM的半个周期是有对称关系的，因此三相交换几乎不发生在同一时间。这种方式来减少电磁干扰是与dU/dt和dI/dt有关的，这与不对称PWM相比有66%的近似。在使用正弦波时，两种模式最小的H桥连接电压UDC具有有效的电机电压功能，其数值可根据下式求出： (本文由Cogo商城-IC元器件在线采购平台搜集整理，浏览http://www.cogobuy.com/product/2-1-1-1.html 了解更多详细信息) 0
2012-4-18 10:36:30　　评论淘帖0 举报相关推荐 • 电路设计时电磁干扰的产生及抑制措施 4870 • 电路设计中抑制和防止电磁干扰的措施有哪些 7541 • 高速电路设计中产生电磁干扰的原因分析 4102 • 电磁干扰和防止措施 2112 • 开关电源电磁干扰的产生机理和抑制措施 1836 • 电路设计中的抗干扰措施 4817 • 为什么会有电磁干扰_电磁干扰产生的原因 25740 • 电磁干扰是怎么产生的 1233 • EMI（电磁干扰）：原理、影响与应对措施？ 2285 • 讨论电磁干扰和射频干扰的区别及措施 2