xilinx软件与信号处理经理：大型设计中FPGA的多时钟设计策略

FPGA

利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种
多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何
进行布线，本文将对这些设计策略深入阐述。

游客
，如果您要查看本帖隐藏内容请回复

小犀 · 2014-4-23 15:12:07

謝謝分享！！！

秦起伟 · 2014-4-23 20:02:44

怎么没有找到资料啊，楼主

工科 · 2014-4-24 10:07:11

{:1:}

fantasy1989 · 2014-4-24 21:28:35

有点高深啊！！！！

叶文瀚 · 2014-4-24 23:45:06

{:4_95:}{:4_95:}

alongou · 2014-5-30 23:00:39

顶一个看看

chao · 2014-6-5 10:09:19

顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶

lijianjiangsu · 2014-6-6 21:53:54

下载下来看看有没有用

miller180 · 2014-6-8 00:42:37

楼主不够厚道，选几个下载还不给解压，不能这样挣分啊

徐俊 · 2014-6-12 12:52:13

看看，谢谢；大型设计中FPGA的多时钟设计策略

doujiangzhe · 2014-6-17 20:30:54

谢谢楼主分享

康二栋 · 2014-6-22 20:19:13

看看学习一下看看学习一下看看学习一下看看学习一下看看学习一下

齐广力 · 2014-6-25 22:08:37

学习下，现在就是遇到这个问题，调试中

rivedroite · 2014-6-28 19:26:06

xilinx软件与信号处理经理：大型设计中FPGA的多时钟设计策略 [[url=]修改[/url]] 正需要

EricYan · 2014-7-11 10:18:33

资料很给力感谢分享

张工 · 2014-7-13 14:49:55

最近正好涉及这方面的设计问题，感谢共享资料

范星 · 2014-7-14 17:40:57

好好好，谢谢分享。。。。

elecfan12 · 2014-7-14 20:55:45

很好，学习了

万纯 · 2014-7-15 08:49:34

学习学习，谢谢分享！

youling1991 · 2014-7-15 13:49:28

前来学习！！！！！！！！！！！！！！！！！

61 条评论