完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本帖最后由 L‰Ζ权℃ミ/jd 于 2012-2-29 17:42 编辑 下面的程序哪里出现错误啊,帮忙改下。不要引入clk做监控,直接用inc,dec在敏感列表。 module opt_square(inc,dec,high); input inc,dec; output reg[6:0] high; always@( posedge inc or posedge dec ) begin if(inc) high<=high+7'b1; else high<=high-7'b1; end endmodule 主要想实现2个按键的加一和减一。 编译通得过,在产生功能仿真网表是,提示成功,但是进度在99% 进行波形仿真后出现很多错误。 怎样修改,出现什么问题?求助啊 Error: Zero-time oscillation in node "|opt_square|high[0]~reg0" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|high[0]" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~7" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|lpm_add_sub:Add1|addcore:adder|_~17" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|lpm_add_sub:Add0|addcore:adder|_~0" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|lpm_add_sub:Add1|addcore:adder|_~24" at time 180.0 ns. Check the design or vector source file for combinational loop. Error: Zero-time oscillation in node "|opt_square|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]" at time 180.0 ns. Check the design or vector source file for combinational loop. 而且进行时序仿真的时候能出现波形,但是波形是错误的 |
|
相关推荐
2个回答
|
|
没有使用一个真正的时钟信号吧
module opt_square(inc,dec,high); input inc,dec; output reg[6:0] high; always@( posedge inc or posedge dec ) begin if(inc) high<=high+7'b1; else high<=high-7'b1; end endmodule---------http://tieba.baidu.com/f?kz=1047173341 |
|
|
|
1、inc,dec两个按键信号不能作为时钟信号吗? 2、假如引入时钟信号如CLK,那么在时钟信号上升沿的时候将扫描过程语句的语句块 假如inc,dec信号持续时间长的话,如果时钟信号频率非常快的话, inc,dec按键按一次就不止增加1了。加一,和减一,将跟着时钟信号上升沿而改变 难达到按键一次增加一次的效果啊。这就是我理解不了的 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1355 浏览 1 评论
1158 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1365 浏览 0 评论
909 浏览 0 评论
2179 浏览 0 评论
1407 浏览 32 评论
5600 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-20 09:12 , Processed in 0.470764 second(s), Total 44, Slave 36 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号