FPGA前辈的例子源代码

FPGA

  .........................breath_led.rar
  .........................clk_generator.rar
  .........................clk_generator.v
  .........................edge_tech_design.rar
  .........................key_scan_design.rar
  .........................lcd1602_driver.rar
  .........................matrix_key_design.rar
  .........................Sdram_Control_4Port.rar
  .........................signal_tap_ii_test.rar
  .........................synchronism_design.rar
  .........................uart_fifo_design.rar
  .........................uart_io_test.rar
  .........................vga_pannel_design.rar
  .........................water_led_design.rar

(1)water_led_design
一个项目吧，但是结构很完整，基本上都是必须的部分了，虽说只是流水灯

(2)edge_tech_design
verilog的边沿检测技术，在FPGA信号处理中应用相当的大,这也是一门艺术

(3)synchronism_design
fpga中往往会遇到跨时钟，或者异步时钟，这就需要涉及到时钟的同步问题

(4)key_scan_design
verilog的按键扫描模块，可以例化，任意配置人一个按键，Bingo最后的积累

clk_generator.v
用相位累加原理实现的，真正的文艺分频原理，Bingo原创

(6)matrix_key_design
矩阵键盘代码，这是Bingo DIY的矩阵键盘例程，已应用到多个项目中，非常滴稳定，具体请看Bingo博客

(7)lcd1602_driver
verilog设计的LCD1602驱动，参考“小时不识月”的设计，具体应用可见Bingo博

(8)signal_tap_ii_test
verilog，任意波形，signaltap II，项目设计，具体关于SignalTap II 的使用可见Bingo 博客

(9)uart_io_test
verilog中UART的PC通信协议，完全DIY设计，n次测试未出现过错误

(10)uart_fifo_design
关于uart PC调试的FIFo 通信设计，经过n次设计 1024 无数次发送没出现bug

(11)vga_pannel_design
基于FPGA的VGA可移植模块终极设计代码

(12)VGA界面设计源代码
项目比较大，而且是一年多前写的，格式不是很严谨，而且没有按照Bingo前一章的格式来写请见谅。项目是从逻辑分析仪的工程修改的，主要实现了内容的显示以及定时器的功能，VGA驱动代码模块请见上一章，此工程主要文件HSU_time_Disp.v，看懂了此文件便能够很好的应用mif之类的文件了。VGA的显示驱动，其实就那么一回事。

游客
，如果您要查看本帖隐藏内容请回复

meirongjun · 2012-8-20 11:09:49

下来看看啊

李冲 · 2012-8-21 16:36:14

谢了~~

1653469963.367600 · 2012-8-21 16:56:59

很好的例子，谢谢分享

xilinxmm · 2012-8-22 15:09:57

独到咚咚咚

李冲 · 2012-8-22 15:21:48

看看了

木刀师傅 · 2012-8-25 21:28:35

新人要多学习啊

andyskyboy · 2012-8-26 14:54:24

初学者收益了

hmsggg · 2012-8-28 15:49:29

dxj1214 · 2012-8-31 08:48:58

感谢分享啊

wanjunhui · 2012-8-31 10:41:26

谢谢，很不错

2012-9-2 14:30:44

谢谢啦

yao_fpga · 2012-9-2 17:21:27

谢谢楼主共享

cqcyit · 2012-9-2 18:10:33

下下来看看，呵呵

郭壮举 · 2012-9-3 11:14:23

要了

蓝色的纯白 · 2012-9-3 12:39:01

为什么都是verilog，而不是VHDL呢

于慕苒 · 2012-9-3 16:39:15

非常给力啊

王海 · 2012-9-3 20:20:17

谢谢

王海 · 2012-9-3 21:24:34

谢谢

王海 · 2012-9-3 21:28:39

谢谢

wuhenfeidao · 2012-9-3 21:31:15

好东西，不错不错

搜索历史

FPGA前辈的例子源代码

评分

相关推荐

834 条评论

评论

精选推荐

热门帖

浏览过的版块

站长推荐 /9