完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
QuartesⅡ时序分析中常见的时间参数:
Tclk1:时钟从时钟源端口出发到达源寄存器时钟端口的延迟 Tclk2:时钟从时钟端口出发到达目的寄存器时钟端口的延迟 Tco:时钟上升沿到达寄存器到数据从D端输出到Q端的延迟 Tdata:数据从源寄存器Q端到目的寄存器D端的延迟 Tclk:时钟周期 Tsu:建立时间,时钟上升沿到达寄存器前,数据必须提前n纳秒稳定下来,这个时间叫建立时间 Tskew:时钟偏斜,时钟从时钟源端口出发,到达目的寄存器和源寄存器的时间差 Tclk1+Tco+Tdata:数据到达时间 Tclk+Tclk2-Tsu:数据需求时间 Slack:数据需求时间和数据达到时间的时间差,如果为正值,则表名数据可以被目的寄存器正确接收,为负值,则不能正确接收。 二输入与门电路的代码如下图右半部分所示;其对应的寄存器级别的信号与时钟模型如左上部分所示,图中a_reg、b_regc_reg为D触发器,&为由查找表构成的与门电路,具体查找表如何构成与门电路参考上一篇《FPGA时序分析与约束《1》中LUT单元的内部结构。 两个寄存器之间数据和时钟从输入端到输出端经历的各个寄存器之间的时间延迟如下图所示: 时钟分析的目的是为了保证在数和时钟传输的过程中,目的寄存器能够正确接收到源寄存器发送的数据,上图中REG2为目的寄存器REG1为源寄存器:即要求上图中Slack >= 0,即: Tclk+(Tclk2-Tclk1)-Tsu-Tco-Tdata >= 0。 公式中各个参数的具体含义请参考开篇提到的QuartesⅡ时序分析中常见的时间参数。 |
|
|
|
只有小组成员才能发言,加入小组>>
4254个成员聚集在这个小组
加入小组3271 浏览 0 评论
航顺(HK)联合电子发烧友推出“近距离体验高性能Cortex-M3,免费申请价值288元评估板
4214 浏览 1 评论
4220 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-6 02:24 , Processed in 0.710264 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号