FPGA基础学习笔记--组合逻辑电路-基本门电路

电路

`1.1基本门电路
1.1.1结构化描述方式
代码如下:

复制代码

最底层的是门级原语and or not
RTL级视图

testbench如下

复制代码

RTL级仿真图形如下

GATE级仿真图如下

可见RTL级仿真是理想的，GATE级仿真考虑了延迟和信号开始的不确定。
1.1.2采用流描述方法
代码如下

复制代码

RTL级视图，仿真图形同上。
1.1.3 采用行为描述方式
代码如下

复制代码

always@()括号内的敏感信号填*，则综合器自动加上敏感信号。
由于always语句中左边信号都要是寄存器型，故输出信号定义为寄存器型。描述组合逻辑时，always中使用阻塞赋值方式。
RTL级视图及仿真图形同上。

`

胡秋阳 · 2012-2-7 10:43:01

期待您继续分享精彩文章.

2012-6-4 00:19:05

看看。。。。。。

2012-6-9 15:16:46

{:soso_e100:}学习了

2012-9-17 21:58:00

路过来看看

Cosmo · 2012-9-21 21:53:36

good!very good!

2012-9-28 22:57:54

看看。。。。。。。。

6 条评论