FPGA/CPLD 数字电路设计经验和一些设计方法

电路

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，
对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解 RTL 电路时序模型的
基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采
用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水
平。
本文档为你讲述FPGA/CPLD 数字电路设计经验和一些设计方法：

游客
，如果您要查看本帖隐藏内容请回复

我是小小菜鸟 · 2014-3-15 14:25:56

谢谢哈，我肯定可以在这个里面学到很多东西的！！

2014-3-15 22:12:25

学习学习………………

zhang164534 · 2014-3-15 23:16:22

FPGA/CPLD 数字电路设计

小可人才 · 2014-3-17 12:59:32

看看，也许有用

愤怒的呼呼 · 2014-3-17 13:04:44

学习学习！！！

jf_1689824203.6782 · 2014-3-30 21:03:30

楼主好人，么么哒

Frost · 2014-3-30 22:25:58

看看啦啊!!!!!!!!!!!!!!

桃花幻梦 · 2014-4-16 11:38:19

很好啊。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

elec吉 · 2014-4-16 15:34:31

看看看看，学习学习

快死的人 · 2014-4-18 13:12:19

顶起.....................................

yangxiaobing29 · 2014-4-23 11:19:06

好。。。。。。。。。。。。。。。。。。。。。

yangjf413 · 2014-4-23 20:37:04

学习学习。。。。。。。。。。

smwjx · 2014-4-28 17:58:24

看看，谢谢看看，谢谢看看，谢谢

2014-4-28 20:19:09

学习学习，多谢楼主分享

晨兴 · 2014-4-29 16:01:36

看看学习一下

{:6:}

Robber· · 2014-4-29 23:36:35

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，
对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解 RTL 电路时序模型的
基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采
用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水
平。