FPGA/CPLD 数字电路设计经验和一些设计方法

电路

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，
对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解 RTL 电路时序模型的
基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采
用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水
平。
本文档为你讲述FPGA/CPLD 数字电路设计经验和一些设计方法：

游客
，如果您要查看本帖隐藏内容请回复

~木~ · 2013-11-12 09:56:00

FPGA/CPLD 数字电路设计经验和一些设计方法

小姜姜 · 2013-11-14 17:10:34

先看看吧。。。。。。。

labview2012a · 2013-11-15 15:53:56

不错啊啊

dediprog · 2013-11-15 16:30:25

得镨科技(上海）有限公司专注于烧录器研发，Dediprog 品牌，从手动到自动，从专用到通用，从工程到量产全系列产品，均自主研发，市场需求多。欢迎询问021-51600157。

千叶传奇 · 2013-11-18 19:21:01

学习学习，感谢楼主分享。

阿斗 · 2013-11-19 09:27:02

谢谢

{:19:}

2013-11-19 09:41:47

不错的帖子，只得学习挨打大声道多大的

crazy_ning · 2013-11-20 14:19:31

{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}

李世鑫 · 2013-11-22 16:18:51

看看看阿奎那看

txgczzq · 2013-11-27 19:51:41

不错，楼主辛苦了

逗你玩 · 2013-11-27 21:12:55

希望有用吧？。。。

srad · 2013-11-28 19:28:14

实例文章必须看看。

loveit · 2013-11-28 22:25:31

喜欢楼主的帖子！新手必备！

刘峰巍 · 2013-11-29 17:49:02

回帖是种美德，不回帖也没辙！

amibition0 · 2013-12-2 17:25:24

{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}

许个愿吧啊 · 2014-1-13 14:23:08

感谢楼主的分享

sarlaga · 2014-1-13 22:17:01

dawfasfcasfasfafasflbjkbjk

djinn163 · 2014-1-14 06:22:56

很好很强大。继续努力收藏了谢谢分享。。

jhn173653 · 2014-1-14 23:04:33

bbs.elecfans.combbs.elecfans.combbs.elecfans.combbs.elecfans.com

coldplum303 · 2014-1-15 11:09:50

为了看看，我回复

搜索历史

FPGA/CPLD 数字电路设计经验和一些设计方法

本帖被以下淘专辑推荐:

相关推荐

157 条评论

评论

精选推荐

热门帖

站长推荐 /7