完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
很多资料上都说,可以通过进位链或者延时链,在FPGA上实现亚纳秒级的延时,可是我看不懂具体怎么实现,有大侠有这方面的设计经验,可以给点指教吗?
谢谢 有资料可以发给俺学习:hndcwxh@163.com |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基于matlab FPGA verilog的FIR滤波器设计
461 浏览 0 评论
1167 浏览 0 评论
824 浏览 2 评论
315 浏览 0 评论
924 浏览 0 评论
3357 浏览 74 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-7 18:25 , Processed in 0.430520 second(s), Total 40, Slave 33 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191