完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
一、D触发器D触发器在时钟的上升沿或下降沿存储数据，输出与时钟跳变之间输入信号状态相同。top.vmodule top(d,clk,q);input d;input clk;output reg q;always @(posedge clk)begin q <= d;endendmoduletop_tb.vmodule top_tb( ); reg d; reg clk; wire q; initial begin
0
|
|
|
相关推荐
|
|
只有小组成员才能发言，加入小组>>
4461个成员聚集在这个小组
加入小组3322 浏览 0 评论
航顺（HK）联合电子发烧友推出“近距离体验高性能Cortex-M3,免费申请价值288元评估板
4256 浏览 1 评论
4278 浏览 0 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
712
淘帖
2577
