发帖

电子发烧友论坛
› 小组 › > 技术 > FPGA 学习小组
/ 代码问题求解：DEFAULT branch of CASE statement canno ...

代码问题求解：DEFAULT branch of CASE statement cannot be reached是怎么造成的？

13403 代码

问答对人有帮助，内容完整，我也想知道答案 0 [td]请问这段代码的问题在哪，为什么会引入flipflop? DEFAULT branch of CASE statement cannot be reached是怎么造成的？ Inferred memory devices in process in routine accum line 153 in file '/home/IC/project/cpu_test/risc_cpu_new.v'. =============================================================================== \| Register Name \| Type \| Width \| Bus \| MB \| AR \| AS \| SR \| SS \| ST \| =============================================================================== \| accum_reg \| Flip-flop \| 8 \| Y \| N \| N \| N \| N \| N \| N \| =============================================================================== Presto compilation completed successfully. Information: Building the design 'alu'. (hdl-193) Warning: /home/IC/project/cpu_test/risc_cpu_new.v:188: DEFAULT branch of CASE statement cannot be reached. (ELAB-311) module alu( input wire alu_clk, input wire [7:0] data, input wire [7:0] accum, input wire [2:0] opcode, output reg [7:0] alu_out, output wire zero ); parameter HLT = 3'b000, SKZ = 3'b001, ADD = 3'b010, ANDD = 3'b011, XORR = 3'b100, LDA = 3'b101, STO = 3'b110, JMP = 3'b111; assign zero = !accum; always @( posedge alu_clk ) begin casex( opcode ) HLT: alu_out <= accum; SKZ: alu_out <= accum; ADD: alu_out <= data + accum; ANDD: alu_out <= data & accum; XORR: alu_out <= data ^ accum; LDA: alu_out <= data; STO: alu_out <= accum; JMP: alu_out <= accum; default: alu_out <= 8'hxx; endcase end 0
2021-6-23 15:49:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答宋小辉1 该类别下有 3 个回答。邀请回答 tutu11 该类别下有 3 个回答。邀请回答 zzpf 该类别下有 3 个回答。邀请回答 iuwwufjsd 该类别下有 3 个回答。邀请回答 shide87812 该类别下有 3 个回答。邀请回答 wyerywsfsf 该类别下有 3 个回答。邀请回答 tutu304725938 该类别下有 3 个回答。邀请回答举报恩可口相关推荐 • dc综合warning大全。。。求助 13895 • Cosmic CXSTM8 Comiler Error无效的常量表达式 1471 • the selection cannot be launched 我是菜鸟，解决不了的问题，求解答 12736 • 编译器生成错误代码 1425 • 如何解决vhdl代码中的case语句问题？ 4357 • switch语句编译器问题求解 113 • 状态机设计问题 4383 • 无符号类型与整数文字不匹配 2484 • 错误（188）：需要持续表达 1382 • TouchGFX平台是如何工作的？在哪里可以找到其源代码呢？ 130 3个回答

答案对人有帮助，有参考价值 0 1. 为什么会引入flipflop? 答：flipflop就是触发器。时序逻辑的基本单元。 always @( posedge alu_clk )，可不就是描述时序逻辑吗？ 2. DEFAULT branch of CASE statement cannot be reached是怎么造成的？答：default分支，永远跳转不到。因为case的状态信号opcode ，本身是3位，所以有8种情况，在case语句里都已经描述清楚，所以default分支的代码，是可以删减的。不过，default分支，还是建议写。一是因为难免以后代码维护的时候，把某个状态给删减了。如果组合逻辑的case，出现这样的情况，就会发生latch，是综合不允许的。至于为什么综合产生latch，是因为组合逻辑分支不全，导致综合工具误认为设计者要保存之前的结果。二是因为default分支，赋值x不定态，可以起到仿真阶段，波形上及早发现错误

2021-6-23 18:42:58 评论举报李韵

答案对人有帮助，有参考价值 0 warning，不同与error和info。 error必须要解决， warning必须要解释。关于warning “DEFAULT branch of CASE statement cannot be reached”，作为综合负责人的话，我个人是建议忽略。功能验证方面的问题，由验证人员去负责。再次强调，warning需要有合理的解释；有些可以忽略，有些会引发问题（比如latch产生、组合loop等，默认是warning，但是要看待成error）。

2021-6-23 18:43:04 评论举报贾绰

答案对人有帮助，有参考价值 0 还有如下信息，这段代表什么意思？ Statistics for case statements in always block at line 187 in file '/home/IC/project/cpu_test/risc_cpu_new.v' =============================================== \| Line \| full/ parallel \| =============================================== \| 188 \| auto/auto \| ===============================================[/td] 用户回复 [td]还有这段“full/ parallel，auto/auto”代表什么意思？ Statistics for case statements in always block at line 187 in file '/home/IC/project/cpu_test/risc_cpu_new.v' =============================================== \| Line \| full/ parallel \| =============================================== \| 188 \| auto/auto \| ===============================================[/td]

2021-6-23 18:43:11 评论举报陈科生

只有小组成员才能发言，加入小组>>

FPGA 学习小组

694个成员聚集在这个小组

精选推荐

如何设计数字电视信号发生器？

2607 浏览 3 评论
FPGA设计技巧，如何能有效降低静态功耗？

27324 浏览 2 评论
为什么研究浮点加法运算，对FPGA实现方法很有必要？

3134 浏览 2 评论
基于FPGA和DSP的图行显示控制系统结构分析

3767 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计

2092 浏览 3 评论

最新话题

软件无法识别jed文件

热门话题

软件无法识别jed文件

1035浏览 0评论

创建小组步骤

创建小组创建自己的地盘
个性设置精心打造小组空间
邀请好友邀请好友加入我的小组
小组升级小组积分升级赢得社区推荐

创建属于自己的小组

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@hauqiu.com

返回 FPGA 学习小组

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航