[文章]

FAQ0018_非5V容忍管脚输入建议_V1.0.0

李佳昕70

2021-3-15 19:33:50

972

Questions：如果非5V容忍管脚，输入电平超过芯片的VDD + 0.3V的高电压会有什么问题

Answer：有以下两种问题

1， 此高电压透过芯片内部路径抬升VDD/VDDA电压，此高电压也会透过ADC内部干扰其他ADC通道输入信号源，因此导致任一ADC通道采样结果都不准确

2， 因芯片内部设计，此高电压在64和48管脚封装内会干扰HSE，导致其无法起振或起振后又停振

综合以上影响，任何外部器件其输出超过VDD + 0.3V，不可直接与非5V容忍管脚连接。此时建议这类器件输出信号源先经一电阻分压网路将输出分压到VDD以下，再连接到非5V容忍管脚，如此可避免上述问题发生。AT32F403管脚具有片内下拉电阻(RPD)，分压网路可以以信号源串接一外接电阻(RIN)连接至非5V容忍管脚，再配合软件使能该管脚之片内下拉电阻，而形成最简单的电阻分压网路。

考虑片内下拉电阻值工艺徧差可能，选择RIN时应满足以下两个条件：

(1)以RPD最大值估算分压后VPIN需低于VDD；

(2)以RPD最小值估算分压后VPIN需高于VIH最小值规格

符号	参数	最小值	典型值	最大值	单位
RPD	弱下拉等效电阻(5)(6)	70	90	120	kΩ
VIH	标准I/O脚输入高电平电压	*0.31 VDD + 0.8**	-	VDD + 0.3	V