完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
` ALLEGRO里,我对2个PCB网络表进行比较,操作如下:在一个PCB里TOOLdesign compare把网络表保存,在另一个PCB里打开TOOLdesign compare导入前面的网络表文件,进行比较的是时候出现这样的情况 发现是instance有误差,请问这个对2个PCB来说,有没有差异 ` |
|
相关推荐
1个回答
|
|
多交流,多回复
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1934 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
76070 浏览 320 评论
5524 浏览 1 评论
31639 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14950 浏览 11 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 08:13 , Processed in 0.529369 second(s), Total 73, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号