[问答]

Verilog生成PWM信号

问答对人有帮助，内容完整，我也想知道答案 0 如何在FPGA中用verilog代码产生两路占空比一定的互补PWM信号 0 pwm_120kHz_duty45-SIM_50us_OK.png (50.65 KB, 下载次数: ) pwm_120kHz_duty80-SIM_50us_OK.png (51.32 KB, 下载次数: )
2020-11-18 22:12:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报渣渣相关推荐 • 用verilog语言编写PwM生成模块 7676 • 基于至简设计法实现的PWM调制verilog 1876 • 如何从simulink中的FTM模块块生成pwm信号？ 255 • 新手求助labview的FPGA模块生成PWM信号编程 3974 • 生成PWM信号的问题 2221 • 用S32K3系列生成3对中心对齐的互补PWM信号是否可以？ 537 • 如何测量PWM信号的占空比和周期？ 357 • 为什么按照demo_nice的例子编译时候无法生成.verilog文件呢？ 190 • PWM+LPF，将单片机输出的PWM波滤波生成模拟信号 4662 • 如何使用PWM信号控制Aurix TC39x板上的另一个信号? 753 2个回答

答案对人有帮助，有参考价值 0 本帖最后由卿小小_9e6 于 2020-11-21 17:03 编辑参考上述第一个链接，做代码修改，其中时钟模块（100MHz转120MHz）需要根据自己的软件环境进行IP配置。针对120kHz情况，如果改动占空比，只需要调整pwm_120kHz_duty45.v的54行参数即可（占空比0.45设置为45，占空比0.8设置为80），测试OK。理论上讲也可以改变输出频率，只需要调整 pwm_120kHz_duty45.v的53行参数即可。未仿真验证。复制代码仿真时间50us。附仿真图及代码：最佳答案

2020-11-18 22:12:48 1 评论举报卿小小_9e6 1 条评论卿小小_9e6 2020-11-21 17:01 理论上讲，输出频率及占空比都能调节，只需要修改user-parameter即可。赞回复举报

答案对人有帮助，有参考价值 0 参考这个链接，与你的问题貌似是同一个范畴，直接拉到最下面看。 https://bbs.elecfans.com/jishu_1856120_1_1.html 复制代码其他可参考链接： https://bbs.elecfans.com/jishu_1929443_1_1.html https://bbs.elecfans.com/jishu_1890462_1_1.html 复制代码

2020-11-19 09:43:31 2 评论举报卿小小_9e6 2 条评论渣渣 2020-11-19 18:29 我的是完全对称的两路PWM，频率120K，占空比0.45，没有死区赞回复举报卿小小_9e6 回复渣渣： 2020-11-20 17:10 链接的难度稍微大一点。链接代码看懂了，你的需求基本就没有难度了。赞回复举报