[经验]

【"小梅哥 AC620V2 FPGA 开发板"免费试用】+第一个自建流水灯程序

qjp1988113

2020-10-24 14:02:48

3789 流水灯 FPGA

`之前的IDE环境已经搭载好了，下面我们开始着手写一些简单的外设程序。先从最简单的流水灯开始。我们新建或者拷贝之前的模版工程，打开，在主函数文件test_led.v里面修改：
/////////////////////////////////////

module led_test(
input             sys_clk  ,  //系统时钟
input             sys_rst_n,  //系统复位，低电平有效

output  reg  [3:0]  led       //4个LED灯
);

//reg define
reg [23:0] counter;

//*****************************************************
//**                   main code
//*****************************************************
//时钟50M,一个节拍就是  0.02us,先计数10000000*0.02us=0.2s
//计数器对系统时钟计数，计时0.2秒
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
      counter <= 24'd0;
else if (counter < 24'd1000_0000)
      counter <= counter + 1'b1;
else
      counter <= 24'd0;
end

//通过移位寄存器控制IO口的高低电平，从而改变LED的显示状态
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
      led <= 4'b0001;
else if(counter == 24'd1000_0000)
//这个移位语句当年困扰我好久
      led[3:0] <= {led[2:0],led[3]};
else
      led <= led;
end

endmodule

/////////////////////////////////////////////////
对test_led_tb.v进行修改:
`timescale  1ns/1ns             // 定义仿真时间单位1ns和仿真时间精度为1ns

module  led_test_tb;             // 测试模块

//parameter  define
parameter  T = 20;                // 时钟周期为20ns

//reg define
reg  sys_clk;                   // 时钟信号
reg  sys_rst_n;                   // 复位信号

//wire define
wire  [3:0]  led;

//*****************************************************
//**                   main code
//*****************************************************

//给输入信号初始值
initial begin
sys_clk          = 1'b0;
sys_rst_n       = 1'b0;    // 复位
#(T+1)  sys_rst_n  = 1'b1;    // 在第21ns的时候复位信号信号拉高
end

//50Mhz的时钟，周期则为1/50Mhz=20ns,所以每10ns，电平取反一次
always #(T/2) sys_clk = ~sys_clk;

//例化led模块
led_test  u0_led_test (
.sys_clk    (sys_clk  ),
.sys_rst_n (sys_rst_n),
.led       (led    )
);

endmodule

/////////////////////////////////
其中tb文件可有Quarus 生成模版，我们只需修改一下就能用。