发 帖  
原厂入驻New

基于AD10200的全通道ADC解决方案

2020-9-28 16:56:18  256 adc
分享
0
特征
双重,最小采样率为105 MSPS;信道隔离,>80分贝;包括交流合信号调节;增益平坦度达到奈奎斯特:<0.2分贝;输入电压驻波比1.1:1至奈奎斯特;80分贝无杂散动态范围;二补输出格式;3.3 V或5 V CMOS兼容输出电平;每通道0.850W;军工级。
应用
雷达中频接收机;相控阵接收机;通信接收机;安全通信;GPS抗干扰接收机;多通道多模接收机。
产品描述
AD10200是一种全通道ADC解决方案,具有模块内信号调节功能,可提高动态性能和完全匹配的通道到通道性能。模块包括两个宽动态范围ADC。每个ADC都有一个变压器耦合的前端,为直接中频采样而优化。AD10200具有片内跟踪和保持电路,并利用创新的架构来实现12位105 MSPS的性能。AD10200采用创新的高密度电路设计,在保持良好隔离的同时,实现卓越的匹配和性能,并提供显著的板面积节省。
AD10200使用5.0V电源进行模数转换。每个通道是完全独立的,允许使用独立的编码和模拟输入进行操作。AD10200封装在68铅陶瓷芯片载体封装中。在模拟设备公司MIL上进行制造-38534个合格的制造商生产线(QML)和部件可达到H级(–55°C至+125°C)。
产品亮点
1、 保证采样率为105 MSPS。
2、 输入信号调节,全功率带宽为250兆赫。
3、 在121兆赫AIN下完全测试/表征性能。
4、 为中频采样优化。
功能框图

模拟带宽规格定义
模拟输入频率,在该频率下,基频的频谱功率(由FFT分析确定)降低3db。
孔径延迟
编码命令上升沿上50%点与模拟输入采样时刻之间的延迟。
孔径不确定度(抖动)
孔径延迟的样本间变化。
微分非线性
任何代码与理想的1lsb步的偏差。
编码脉冲宽度/占空比
脉冲宽度高是编码脉冲保持逻辑“1”状态以达到额定性能的最小时间量;脉冲宽度低是编码脉冲保持低状态的最小时间量。在给定的时钟速率下,这些规范定义了可接受的编码占空比。
谐波失真
有效值信号振幅与最差谐波分量的有效值之比。
积分非线性
传递函数与用最小二乘曲线拟合确定的“最佳直线”以1lsb的分数测量的参考线的偏差。
最小转换率
最低模拟信号频率的信噪比低于保证限值不超过3db的编码速率。
最大转换率
执行参数测试时的编码速率。
输出传播延迟
编码命令上升沿50%点与所有输出数据位在有效逻辑电平内的时间之间的延迟。
过电压恢复时间
将满标度的指定百分比的模拟输入信号降低到中标度后,转换器恢复到0.02%精度所需的时间量。
电源抑制比
输出偏移电压变化与电源电压变化的比率。
信噪比和失真(SINAD)
有效值信号振幅(设为满标度以下1分贝)与所有其他谱分量之和的有效值之比,不包括前五次谐波和直流电。[可能以dBc(即,随着信号电平降低而降低)或dBFS(始终与转换器满刻度相关)的形式报告]。
信噪比(无谐波)
有效值信号振幅(设为低于满标度的I分贝)与所有其他谱分量之和的有效值之比,不包括前五次谐波和直流电。[可能以dBc(即,随着信号电平降低而降低)或dBFS(始终与转换器满标度相关)的形式报告。]
无杂散动态范围
峰值杂散频谱分量的均方根信号振幅与均方根值之比。峰值杂散分量可以是谐波,也可以不是谐波。[可能以dBc(即,随着信号电平降低而降低)或dBFS(始终与转换器满标度相关)的形式报告。]
瞬态响应
将半满标度阶跃函数应用于模拟输入时,转换器达到0.02%精度所需的时间。
双音互调失真抑制
输入音的均方根值与最差三阶互调产物的均方根值之比;用dBc表示。
电压驻波比
在电压最大值时选择磁场的振幅与相邻电压最小值时的振幅之比。
典型性能特征——AD10200

应用说明
操作理论
AD10200是一个高动态范围双12位,105MHz子范围流水线转换器,使用开关电容结构。模拟输入部分使用2.048 V p-p下的AINA2/AINB2,输入阻抗为50Ω。模拟输入包括一个交流耦合的宽带1:1变压器,它在保持电压驻波比和增益平坦的同时提供高动态范围和高信噪比。ADC包括一个高带宽线性跟踪/保持,在Nyquist速率范围内和范围外都具有出色的杂散性能。高带宽的跟踪/保持具有0.25 ps rms的低抖动,从而获得优异的信噪比和SFDR性能。建议采用交流耦合差分PECL/ECL编码输入,以获得最佳性能。
使用AD10200编码输入
任何高速A/D转换器都对用户提供的采样时钟质量极其敏感。跟踪/保持电路本质上是混频器,时钟上的任何噪声、失真或定时抖动都将在A/D输出处与所需信号相结合。因此,在设计AD10200的编码输入时已经相当小心,并且建议用户对时钟源给予相应的考虑。编码输入完全兼容TTL/CMOS。为了获得最佳性能,AD10200必须采用不同的时钟。
注意,编码输入不能直接由PECL级信号驱动(VIHD最大值为3.5 V)。如图6所示,PECL级信号可通过交流耦合轻松调节。使用电路中的MC10EL16驱动编码器输入,获得了良好的性能。

编码电压电平定义
用于驱动差模编码和差模编码的电压电平定义如图7所示。
编码输入
差分信号幅度 最小500 mV,标称750毫伏
高差分输入电压(VIHD) 最大5.0 V
低差分输入电压(VILD) 最小0 V
共模输入(VICN) 最小1.25 V,标称1.6 V

通常,最干净的时钟源是产生纯正弦波的晶体振荡器。在这种配置中,或者使用任何大致对称的时钟输入,输入可以是交流耦合的,并且偏向于也提供编码的参考电压。这可以确保参考电压集中在编码信号上。
数字输出
数字输出与TTL/CMOS兼容,独立的输出电源引脚支持与3.3V逻辑接口
模拟输入
模拟输入为单端交流耦合高性能1:1变压器,输入阻抗为50Ω至105 MHz。标称满标度输入为2.048 V p-p。
在设计AD10200的模拟输入部分时特别小心,以防止输入过大时数据损坏和损坏。
电压基准
在AD10200(VREFOUT)中设计了一个稳定、准确的2.5v电压基准源。不需要外部电压参考。
时机
AD10200提供锁存数据输出,具有10个管道延迟。数据输出在编码命令上升沿后一个传播延迟(tPD)可用(见图1)。输出数据线和负载的长度应最小化,以减少AD10200内的瞬态;这些瞬态会降低转换器的动态性能。
AD10200的最小保证转换率为10 MSPS。当内部时钟速率低于10毫秒/秒时,动态性能可能会降低。因此,应避免输入时钟频率低于10兆赫。
接地和去耦模拟和数字接地
在任何高速、高分辨率的系统中,正确的接地都是必不可少的。建议使用多层印制电路板(PCB)提供最佳的接地和电源方案。使用地面和动力飞机具有明显的优势:
1、由信号及其返回路径包围的环路区域的最小化。
2、与接地和电源路径相关的阻抗最小化。
3、电源板、印刷电路板绝缘层和接地板形成的固有分布电容。
这些特性既降低了电磁干扰(EMI),又全面改善了性能。
重要的是要设计一个布局,以防止噪声耦合到输入信号。数字信号不应与输入信号轨迹并行运行,且应远离输入电路。印刷电路板应具有一个接地平面,覆盖电路板组件侧的所有未使用部分,以提供低阻抗路径并管理电源和接地电流。接地平面应远离输入引脚附近的区域,以减少杂散电容。
布局信息
评估委员会的示意图(图8)代表了AD10200的典型实现。AD10200的引脚非常简单,便于使用和实现高频/高分辨率设计实践。建议使用高质量的陶瓷芯片电容器,将每个电源插脚直接从设备接地。所有电容器都可以是标准的高品质陶瓷片式电容器。
放置数字输出运行时应小心。由于数字输出具有如此高的转换速率,因此应将数字输出上的电容负载降至最低。数字输出的电路轨迹应保持短路,并直接连接到接收门。内部电路通过电阻网络缓冲ADC的输出,以消除从外部将设备与接收门隔离的需要。
评估委员会
AD10200评估板(图9)旨在为AD10200模数转换器的评估提供最佳性能。董事会包含确保AD10200评估的最高绩效水平所需的一切。该板需要一个模拟输入信号,编码时钟和电源输入。时钟在车上缓冲,为锁存器提供时钟。数字输出和输出时钟在标准40针接头J1和J2上可用。
模拟电源引脚的电源通过香蕉插孔连接。模拟电源为AD10200的相关组件和模拟部分供电。AD10200的数字输出通过3.3V香蕉插孔供电。如果需要额外的布局或应用帮助,请与工厂联系。


图9a.评估委员会

图9b.评估委员会

外形尺寸
尺寸单位为英寸和(mm)。



评论

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发经验
关闭

站长推荐 上一条 /9 下一条

快速回复 返回顶部 返回列表